Como Funciona a Tecnologia Intel EM64T

No modo 64 bits (IA32E), o processador ganha novas funcionalidades:

Espaço de endereçamento de 64 bits, isto é, aplicações podem endereçar até 16 EB (exabytes) de memória RAM (2^64 bytes); no entanto, atualmente processadores Celeron D, Pentium 4 e Xeon com suporte a tecnologia EM64T possuem apenas 36 linhas de endereçamento, o que significa que eles podem acessar “apenas” 64 GB de memória RAM (2^36). Processadores Xeon DP com tecnologia EM64T possuem 40 linhas de endereçamento, o que significa que eles podem acessar até 1 TB (terabyte) de memória RAM (2^40). Essas limitações podem ser alteradas no futuro e a Intel poderá lançar processadores capazes de acessar até 16 EB de memória RAM.
Oito registradores adicionais: No modo de 64 bits, o processador possui um total de 16 registradores de 64 bits. Estes novos registradores são chamados R8 a R15. É interessante notar que a Intel decidiu usar a mesma nomenclatura criada pela AMD em sua implementação de 64 bits, ou seja, o uso da letra “R” para indicar os registradores de 64 bits. Na Figura 1 você pode ver como o registrador de 64 bits RAX funciona.

clique para ampliar
Figura 1: Esquema de um registrador na tecnologia EM64T.

Oito registradores adicionais para instruções SIMD (MMX, SSE, SSE2, SSE3): o processador possui um total de 16 registradores MMX de 64 bits no modo 64 bits. Os registradores chamados XMM continuam sendo de 128 bits, no entanto o número de registradores XMM foi dobrado de oito para 16. Estes registradores são usados pelas operações de ponto flutuante SSE.
Todos registradores e ponteiros de instruções são de 64 bits. Os registradores da unidade de ponto flutuante continuam sendo de 80 bits.
Os registradores de 64 bits continuam usando o mesmo esquema de divisão que permite que ele seja usado por operações de até oito bits (ver Figura 1). Por exemplo, o registrador de oito bits AL é, na realidade, os oito bits menos significativos do registrador RAX. Este esquema é chamado, em inglês, de “uniform byte-register addressing”.
Mecanismo rápido de priorização de interrupção.
Um novo ponteiro de instruções de 64 bits, chamado RIP, que substitui o ponteiro de instruções de 32 bits, chamado EIP.
Um novo modo de endereçamento relativo para o ponteiro de instruções, chamado RIP-relative addressing (endereçamento relativo ao ponteiro de instruções).