Além de adicionar novos clocks – e consequentemente novas taxas de transferência – o HyperTransport 3.0 traz muitos outros novos recursos em relação ao HyperTransport 2.0, como o modo de operação CA, divisão de caminho (também conhecido como “un-ganging”), “hot plugging” e ajuste dinâmico do clock e da largura do caminho. Os atuais processadores da AMD, como o Phenom, Phenom II, Athlon II e o FX, utilizam a versão mais recente do barramento HyperTransport.
O HyperTransport 3.0 adiciona os seguintes clocks, mantendo compatibilidade com as taxas do HT1 e HT2 (taxas de transferências assumindo links de 16 bits, que é a configuração usada pelos processadores da AMD):
- 1.800 MHz = 3.600 MT/s = 7.200 MB/s
- 2.000 MHz = 4.000 MT/s = 8.000 MB/s
- 2.400 MHz = 4.800 MT/s = 9.600 MB/s
- 2.600 MHz = 5.200 MT/s = 10.400 MB/s
Algumas vezes você verá os valores MT/s publicados como MHz, como já discutimos.
Os processadores soquetes AM2+ e AM3 e seus respectivos chipsets, no entanto são limitados a taxa de transferência de 8.000 MB/s. Apenas os processadores soquete AM3+ e seus chipsets são capazes de usar todas as velocidades publicadas acima. Obviamente todos os processadores e chipsets são compatíveis com as taxas de transferências mais baixas disponíveis.
Os processadores soquete AM2+ podem ser instalados em placas-mãe soquete AM2, mas o barramento HyperTransport será limitado às velocidades do HT2.
Mais uma vez, a taxas de transferência anunciadas pelo consórcio HyperTransport são muito exageradas. Eles anunciaram o HyperTransport 3.0 como tendo uma taxa de transferência máxima de 41,6 GB/s. Para obter esse valor eles consideraram canais de 32 bits (e não de 16) e dobraram o número encontrado por causa dos dois canais disponíveis. A matemática usada foi 2.600 MHz x 32 x 2 / 8 x 2 canais. Como dissemos anteriormente, os processadores da AMD usam dois canais de 16 bits, não canais de 32 bits, e nós não concordamos com a metodologia de dobrar a taxa de transferência só porque existe um link para transmissão e outro para recepção dos dados. Nós concordaríamos com isso apenas se os canais estivessem transmitindo dados na mesma direção.
Vamos falar agora sobre as características trazidas pelo HyperTransport 3.0.
O novo modo de operação CA (traduzindo: usando um sistema de sinalização similar ao usado em redes de computadores) permite ao barramento HyperTransport ter distâncias maiores. O objetivo é permitir que o HyperTransport seja usado diretamente para interconectar gabinetes, placas e “backplanes” (placas de circuito impresso que permitem a instalação de outras placas, usado por servidores e computadores industriais). Processadores não usarão este recurso.
A divisão de caminho, também chamado “un-ganging”, permite que o caminho de 16 bits seja acessado como dois caminhos independentes de oito bits. Isto pode ser usado para aumentar o número de caminhos disponíveis, permitindo que mais processadores seja interconectados sem usar nenhum hardware sofisticado extra.
“Hot Plugging” (troca quente) permite que dispositivos HyperTransport sejam instalados e removidos com o barramento em funcionamento. Você não poderá substituir o processador com o micro ligado porque processadores têm muitos outros pinos além dos pinos usados pelo barramento HyperTransport, mas este recurso pode ser usado em servidores de armazenamento baseados no HT3.
E, finalmente, o ajuste dinâmico do clock e de largura do caminho, que é usado pelos processadores AMD baseados no HT3, quando instalados em uma placa-mãe com chipset HT3. Este recurso permite que o processador mude o clock e o número de bits que estão sendo transmitidos por pulso de clock dinamicamente. A ideia aqui é reduzir o consumo de energia. Por exemplo, se o processador “sente” que seu barramento HyperTransport a 2.600 MHz (10.400 MB/s) está muito rápido para o que ele está fazendo no momento, ele pode reduzir a velocidade do barramento para 1.000 MHz (4.000 MB/s) ou para qualquer outro clock que achar mais apropriado. A mesma coisa é válida para o número de bits transmitidos por pulso de clock: ele pode ser reduzido de 16 para o número que o processador achar mais conveniente, baseado na utilização do micro.
