Ir ao conteúdo
  • Cadastre-se

AMD Zen 2, série 3000 - Ryzen de segunda geração


Posts recomendados

Ryzen 3000 / Zen2 além de ser 7nm TSMC , vão ter ipc entre 10% ~15% maior que Ryzen 2000 /Zen +, clocks maiores que 4.5 ghz , consumo menor, barramento Infinity Fabric melhorado, bem mais do que foi um Ryzen 2000 em relação Ryzen 1000 e algumas features novas. 

 

Acredito que vão lançar CCX 6C 12T e mais APUs no mercado inclusive a linha R5 36xx ou R7 37xx com Radeon, já que atualmente a Intel coloca vídeo integrado nos i7. 

 

Aposto em um Zen2 APU 6C 12T com uma RX Vega equiparável R9 380 4gb. 

 

Link para o comentário
Compartilhar em outros sites

  • mês depois...

AMD 7nm com base na arquitetura de CPU Zen 2 apresenta 13% de melhoria de IPC, rumores de rumores - processo de 7nm para oferecer velocidades de relógio mais altas

 

https://wccftech.com/amd-zen-2-7nm-cpu-13-percent-ipc-increase-rumor/

 

A Intel, por enquanto, está estagnada no departamento de IPC, enquanto o salto Zen para Zen + da AMD rendeu um aumento de IPC de 3%. 

Link para o comentário
Compartilhar em outros sites

"É disso que o povo gosta..."

 

Oracle irá utilizar EPYC nos Ss's Bare Metal.

 

AMD anuncia parceria com Oracle Cloud para utilização de processadores Epyc em servidores
 

Descobri somente agora o que são Sv's Bare Metal. E como são de clientes únicos, que pagam mais p/ terem um Sv fechado e tal, acho que além de toda a economia, canais de memória, núcleos e tal, creio que levem bastante em consideração as falhas de segurança da Intel.

  • Curtir 3
Link para o comentário
Compartilhar em outros sites

  • 2 semanas depois...

https://wccftech.com/amd-zen-2-7nm-cpu-architecture-epyc-rome-and-ryzen-official/

 

Se tudo isso se concretizar na prática, teremos mais um bom salto de desempenho! Lógico que não tão grande quanto foi o Bulldozer para o Ryzen (Provável que nem a metade desse salto). E parece que saiu a resposta que todos esperávamos... o CCX será composto por 8 cores (Isso já irá reduzir um pouco a latência) e outras implementações para reduzir a latência. Vem coisa boa em 2019! Provavelmente a Intel já está se movendo também.

  • Curtir 3
Link para o comentário
Compartilhar em outros sites

 

 

 

 

 

 

A AMD fala oficialmente sobre arquitetura de CPU Zen 2: aumento de desempenho significativo com throughput de 2X, densidade de núcleo duplicada de até 64 núcleos, suporte a PCIe Gen 4.0, CPU de servidor com CPU EPYC Rome de 7 nm Primeiro

 

https://wccftech.com/amd-zen-2-7nm-cpu-architecture-epyc-rome-and-ryzen-official/

 

small_AMD-Paper-Master-7nm-Performance-P 

 

Faster, Smaller, Lower Power Transistors (2x Density, 0.5x Power, 1.25x Performance at same performance/power)

AMD 2nd Generation EPYC 'Rome' - A primeira família de CPUs Datacenter de 7nm do mundo, agora com o dobro do épico!

 

A AMD confirmou que os processadores para servidor da série EPYC Rome usariam oito chiplets CPU de 7nm que serão conectados a um grande chip de E / S. Os chiplets da CPU poderão armazenar até 64 núcleos e 128 threads. Os processadores EPYC Rome também terão acesso a faixas de memória DDR4 de 8 canais mais rápidas, permitindo maior largura de banda. Essa abordagem permitirá designs futuros flexíveis nos próximos anos, enquanto um chip separado para E / S permitirá acesso mais rápido a memória e chip a chip do que antes.

 

Você pode ver abaixo que há de fato 8 chiplets em pilhas de dois. Cada chiplet abriga 8 núcleos e 16 segmentos. É interessante ver a direção que a AMD está tomando com a EPYC, uma vez que ela conta muito sobre onde eles irão com as principais peças de consumo, especialmente a série Ryzen 3000 que usará a mesma arquitetura central do Zen 2.

 

amd_rome-678_678x452.png 

 

AMD-Zen-2-EPYC-ROME-CPUs.png 

 

Segundo ele, os processadores AMD 7nm EPYC Rome não foram projetados para competir com a família Cascade Lake-SP Xeon, eles foram projetados para competir favoravelmente contra os processadores Ice Lake-SP Xeon da Intel. Você ouviu as pessoas certas, a família de processadores 2019 da AMD foi projetada para enfrentar os 10nm Ice Lake Xeons da Intel favoravelmente e as coisas estão parecendo muito boas para a AMD, já que sua família de processadores Rome só competirá com a família atualizada de servidores de 14nm ++ da Intel, também conhecida como Cascade Lake-SP. . Os processadores Ice Lake-SP da Intel baseados no processo de 10nm não devem chegar ao espaço do servidor Xeon até 2020.

 

Arquitetura de CPU AMD Zen 4 em fase de conclusão de design - terá lançamento pós 2020

 

A AMD também confirmou em seu roteiro de longo prazo que enquanto os chips Zen 2 7nm começaram a amostragem agora e os chips Zen 3 7nm + estão em vias de lançamento por volta de 2020, eles também têm a nova arquitetura Zen 4 CPU próxima à conclusão do projeto. produtos de CPU pós-2020. É um momento muito interessante para a AMD, com vários produtos fortes sendo lançados e eles finalmente voltando à ação.

 

2018-11-06_23-19-20.png 

 

 

 

 

 

 

 

 

 

 

 

 

  • Curtir 2
Link para o comentário
Compartilhar em outros sites

@Evandro

 

Naqueles testes pare medir single e ipc como o cpuz e cinebench, eu acho que vai ter diferença de no mínimo 13% no ipc o que é suficiente para superar o ipc de um Coffeelake , SkylakeX, KabylakeX.

 

A versão de engenharia do Zen 2 8/16 que vazou apresentava um cpu com clock all core 4.3 ghz e 4.5 ghz turbo, levando-se em consideração que era modelo ES, com certeza vai rodar no mínimo 4.4 ghz all core e 4.6 ghz turbo e aliado ao acréscimo de 13% no IPC.

 

Esta tabela já dá para a gente se embasar:

👇

 

index.php?ct=articles&action=file&id=446

 

 

  • Curtir 2
Link para o comentário
Compartilhar em outros sites

  • Membro VIP

https://www.techpowerup.com/249541/stuttgart-based-hlrs-to-build-a-supercomputer-with-10-000-64-core-zen-2-processors

 

HLRS deverá montar superclustes com 10 mil processadores de 64 núcleos, da família "Rome", os Zen 2 mais poderosos para serevidores anunciados até o momento.

 

Usará os processadores de 2.35 GHz, atingindo 24.06 PetaFLOPs.. ainda terá 665 TiB de RAM e 26 PetaBytes de armazenamento.

 

Acho que roda Crysis. :D

  • Curtir 2
  • Haha 1
Link para o comentário
Compartilhar em outros sites

  • 2 semanas depois...
21 minutos atrás, Dick Trace disse:

O Epyc Rome irá competir com os Cascade-Lake-AP, e não com o Xeon 8180M, que compete com o atual Epyc de primeira geração.

voce quer dizer, o 8180M colado, com 8 núcleos desabilitados para controlar o TDP e que vai precisar de outro socket?

Link para o comentário
Compartilhar em outros sites

17 horas atrás, Atretador disse:

voce quer dizer, o 8180M colado, com 8 núcleos desabilitados para controlar o TDP e que vai precisar de outro socket?

 

Sim, o 8180M compete com o atual "ryzen colado" da AMD, já o futuro "8180M colado" da Intel irá competir com o "ryzen colado 2.0" da AMD.
No único benchmark preliminar que eu vi (cinebench), o "8180M colado" teve desempenho semelhante ao "ryzen colado 2.0" apesar de ter menos núcleos.
Mas como o "8180M colado" usa outro soquete é possível colocar mais canais de memória na placa-mãe do que na geração anterior, enquanto que o "ryzen colado 2.0" está limitado ao mesmo número de canais que a geração anterior, o que não deve fazer muita diferença em rendering (cinebench), mas deve fazer diferença com bancos de dados ou outras tarefas gargaladas pela memória.

 

E é engraçado lembrar como alguns fanboys fanáticos da AMD achavam que o "ryzen colado" era "revolucionário" porque era mais fácil e barato de fabricar já que eram 4 ryzens colados em vez um único CPU monolítico, mas agora que a Intel faz algo semelhante aí os mesmos fanboys tentam atacar e desmerecer enquanto ignoram que a próxima geração do "ryzen colado" continua colada.

Link para o comentário
Compartilhar em outros sites

@Dick Trace Nao é uma arch feita para isso, enquanto Zen foi feita com MCM em mente.

 Por isso, é literalmente, colado. E por algum motivo nao usaram o EMIB

 

Vai vir a 12 canais de memoria, porque é isso que os 8180s tem, 6 canais cada.

 

Dois 8180M, capados, em 14nm. Provavelmente consumindo uns 30%(afinal, é 14nm ainda, nao tem o que fazer com o consumo) a mais que o Epyc Zen2 em 7nm, para chegar "perto".

 

Enquanto Rome é um upgrade "drop in", os 8180s colados, requerem uma troca de plataforma, e reestruturacao para acomodar o chip que deve ser consideravelmente maior, e o consumo consideravelmente mais alto. E ainda vai vir com I/O consideravelmente inferior, alem de ter menos linhas PCI, elas sao mais lentas.

 

Mas heeey, é uma grande evolução nao projetar algo novo e colar o que se tem de qualquer forma, gg

Imagino que nao va operar diferente de um 8180 em 2P, mas com clocks maiores e alguns núcleos a menos.

adicionado 25 minutos depois

E a parte genial, foi poder usar o mesmo chip em um notebook, em um desktop, em HEDT e no servidor.

O mesmo chip, capaz de fazer tudo. Barato de fabricar e extremamente escalável.

 

O que a intel esta fazendo, é pegar o die mais caro, o maior die, que eles fabricam, e colar do desespero.

Link para o comentário
Compartilhar em outros sites

3 horas atrás, Atretador disse:

@Dick Trace Nao é uma arch feita para isso, enquanto Zen foi feita com MCM em mente.

 Por isso, é literalmente, colado. E por algum motivo nao usaram o EMIB

 

Tanto o CLX-AP quanto o Epyc Rome são MCMs, o CLX-AP tem 2x24 núcleos com 12 canais de memória (1 canal para cada 4 núcleos) e a latência é baixa em metade do CPU, enquanto o Epyc Rome tem 8x8 núcleos com 8 canais de memória (1 canal para cada 8 núcleos), onde a latência é baixa em apenas 1/8 do CPU (e por isso tomara que o chip de I/O central contenha uma boa quantidade de cache L4 para compensar as latências mais altas causadas pelo esquema 8x8).
O EMIB é feito para computação móvel.

 

3 horas atrás, Atretador disse:

Vai vir a 12 canais de memoria, porque é isso que os 8180s tem, 6 canais cada.

 

Já o Epyc 1, 2 e 3 terão 8 canais de memória pois pelo visto usarão o mesmo soquete.

 

3 horas atrás, Atretador disse:

Dois 8180M, capados, em 14nm. Provavelmente consumindo uns 30%(afinal, é 14nm ainda, nao tem o que fazer com o consumo) a mais que o Epyc Zen2 em 7nm, para chegar "perto".

 

Pelo visto não são mais necessários testes para se saber os resultados.

 

3 horas atrás, Atretador disse:

Enquanto Rome é um upgrade "drop in", os 8180s colados, requerem uma troca de plataforma, e reestruturacao para acomodar o chip que deve ser consideravelmente maior, e o consumo consideravelmente mais alto. E ainda vai vir com I/O consideravelmente inferior, alem de ter menos linhas PCI, elas sao mais lentas.

 

Mas o upgrade "drop-in" exige que pelo menos parte da plataforma permaneça parada (como no caso dos canais de memória, que são mais importantes em servidores do que o número de raias PCI-E).

 

3 horas atrás, Atretador disse:

Mas heeey, é uma grande evolução nao projetar algo novo e colar o que se tem de qualquer forma, gg

 

Assim como a AMD fez no Epyc original e os fanboys acharam "revolucionário".
Nesse caso a Intel já projetou algo novo, mas não pode lançar por causa dos problemas no processo de 10nm.

 

3 horas atrás, Atretador disse:

E a parte genial, foi poder usar o mesmo chip em um notebook, em um desktop, em HEDT e no servidor.

O mesmo chip, capaz de fazer tudo. Barato de fabricar e extremamente escalável.

 

Se todo o I/O do Epyc Rome fica naquele chip central gigante, e cada um dos dies com 8 núcleos nem sequer tem controlador de memória RAM, então como é possível a AMD usar um die de 8 núcleos em notebooks e desktops sem ter que incluir também o chip de I/O, e assim ter um grande desperdício em custos e área?

 

3 horas atrás, Atretador disse:

O que a intel esta fazendo, é pegar o die mais caro, o maior die, que eles fabricam, e colar do desespero.

 

Assim como a AMD fez com o Epyc original, pegou o maior die que eles fabricavam (Ryzen) e colou 4 deles no Epyc.

E o CLX-AP suporta aceleração de Deep Learning, algo que o 8180M não suporta, então parece que o CLX-AP tem algumas diferenças em relação ao 8180M, o que não ocorria no caso dos Epyc vs Ryzen originais.

 

Link para o comentário
Compartilhar em outros sites

@Dick Trace Que desperdicio custo x area? O I/O die é modular tambem, podendo ser cortado em varias partes. Ao in vez de fabricar dois chips Ryzen, um 4C+VEGA ou um 8C, estão quebrando em chiplets.

 

Devemos ver um chiplet com VEGA ano que vem, e chips verdadeiramente modulares, como era o objetivo inicial.  8C + 8C? 8C+VEGA?  pelo tamanho dos dies, e bem provavel. E pela agressividade da AMD, dobrando os núcleos a cada geração em determinado segmento, e de se esperar.

 

Muito diferente do que simplesmente colar dois processadores, como foi no Pentium D, Core 2 Quad, ou no primeiro Dual core da AMD.

O I/O central, pelos leaks, tem em torno de 256Mb de L3, capaz do cache total ser perto de 512Mb, ao somar todos os niveis.

 

 

41 minutos atrás, Dick Trace disse:

Pelo visto não são mais necessários testes para se saber os resultados.

É a mesma arquitetura, em dobro, no mesmo processo de fabricação e clocks mais altos. Nao da pra fazer milagre com consumo ou desempenho. Algo que 7nm vs 14nm ajuda bastante, afinal 0.5 de consumo na mesma performance ou 1,25 perforamnce no mesmo consumo, dobraram a quantidade de núcleos, provavelmente mantendo a mesma performance para manter o consumo, nisso, o Epyc ja vai ter uma vantagem consideravel em TDP.

 

Se desse, o 9900K nao estaria puxando 200W em stock.

 

 

 

Quero ver como vai ser com o Kernel 4.20 onde o 7980XE perde ate 51% de performance devido as falhas de segurança. Ou se vão conseguir cobrir todos os buracos no hardware.

Link para o comentário
Compartilhar em outros sites

3 horas atrás, Atretador disse:

@Dick Trace Que desperdicio custo x area? O I/O die é modular tambem, podendo ser cortado em varias partes.

 

Você sabe se os "chiplets" 8C do Epyc Rome tem controladores de RAM, mesmo que desativados?

Um deles pode existir sozinho num Ryzen, sem a presença do I/O die?

Os diagramas da AMD mostram os controladores de RAM apenas no I/O die, então estou na dúvida.

 

3 horas atrás, Atretador disse:

Ao in vez de fabricar dois chips Ryzen, um 4C+VEGA ou um 8C, estão quebrando em chiplets.

Devemos ver um chiplet com VEGA ano que vem, e chips verdadeiramente modulares, como era o objetivo inicial.  8C + 8C? 8C+VEGA?  pelo tamanho dos dies, e bem provavel.

 

"Chiplet" parece ser só o novo nome de marketing para os "CCX" atuais.
Tanto um CPU 8C+8C ou 8 * 8C da AMD quanto um 24C+24C da Intel são "modulares".
Esse papo de "modular" e "escalável" é para disfarçar a realidade de que isso ocorre mais por causa de custos na fabricação, e que um CPU monolítico tende a ser superior a um CPU "modular" equivalente.

 

3 horas atrás, Atretador disse:

Muito diferente do que simplesmente colar dois processadores, como foi no Pentium D, Core 2 Quad, ou no primeiro Dual core da AMD.

 

Ou no Epyc e Threadripper atuais, que tem quatro processadores colados no mesmo soquete, onde cada processador só enxerga no máximo 1/4 da RAM diretamente, o que é pior que todos os CPUs que você citou que ao menos tinham acesso unificado à RAM.

A única diferença é nos nomes usados para descrever as partes: "processadores", "módulos" ou "chiplets".

Ambos são MCMs, mas:

AMD = "módulos" e "chiplets" = bom

Intel = "processadores colados" = ruim

 

4 horas atrás, Atretador disse:

O I/O central, pelos leaks, tem em torno de 256Mb de L3, capaz do cache total ser perto de 512Mb, ao somar todos os niveis.

 

Até agora só há especulações sobre a existência ou não de um cache L4 no I/O die. Não se sabe se é SRAM ou eDRAM, e por isso não se sabe o tamanho do cache. E que eu saiba o I/O die é feito em 14nm, reduzindo o tamanho máximo do cache.

 

4 horas atrás, Atretador disse:

Quero ver como vai ser com o Kernel 4.20 onde o 7980XE perde ate 51% de performance devido as falhas de segurança. Ou se vão conseguir cobrir todos os buracos no hardware.

 

O 7980X não é Cascade-Lake, que inclui as correções no hardware.
Espero que o Zen2 por sua vez inclua as correções que permitam que depuradores como o rr da Mozilla possam funcionar, pois eu já vi vários programadores evitarem CPUs Zen e Zen+ por causa de problemas na compilação e depuração de software.

Link para o comentário
Compartilhar em outros sites

3 minutos atrás, Dick Trace disse:

 

Você sabe se os "chiplets" 8C do Epyc Rome tem controladores de RAM, mesmo que desativados?

Um deles pode existir sozinho num Ryzen, sem a presença do I/O die?

Os diagramas da AMD mostram os controladores de RAM apenas no I/O die, então estou na dúvida.

Espero que tudo no I/O die. Esta rolando ate expeculacoes de controladores de GDDR junto dele, pelo tamanho, nao duvido. E poderiam reaproveitar nos consoles

 

5 minutos atrás, Dick Trace disse:

"Chiplet" parece ser só o novo nome de marketing para os "CCX" atuais.

Vai bem alem dos Ryzen....

 

6 minutos atrás, Dick Trace disse:

Ou no Epyc e Threadripper atuais, que tem quatro processadores colados no mesmo soquete, onde cada processador só enxerga no máximo 1/4 da RAM diretamente, o que é pior que todos os CPUs que você citou que ao menos tinham acesso unificado à RAM.

Pior em que situações? Pelo que vi os maiores problemas do 2990WX e 2970WX nao e a arquitetura, mas quem usa Windows com eles, performance no Linux e excelente.

 

6 minutos atrás, Dick Trace disse:

A única diferença é nos nomes usados para descrever as partes: "processadores", "módulos" ou "chiplets".

Ambos são MCMs, mas:

AMD = "módulos" e "chiplets" = bom

Intel = "processadores colados" = ruim

 

AMD = projetados com modularidade em mente, escalando de 2 a 64 núcleos.

Intel = Nao tem como fazer um Die maior, usar dois 8180s inteiros consumiria energia de mais. Unica opcao para competir e colar dois e cortar partes fora. Nao foi projetado inicialmente com modularidade em mente, e caro pra caramba, e a escalabilidade e super limitada.

 

8 minutos atrás, Dick Trace disse:

Até agora só há especulações sobre a existência ou não de um cache L4 no I/O die. Não se sabe se é SRAM ou eDRAM, e por isso não se sabe o tamanho do cache. E que eu saiba o I/O die é feito em 14nm, reduzindo o tamanho máximo do cache.

Tem coisas que nao escalam bem com reducao de processo. E 14nm e super barato, um die daquele tamanho e bem mais fácil de se fabricar em 14nm e menos arriscado em questao de wields.

E tem aquele contrato com a GloFo que continua perseguindo a AMD. Tinha que dar algo para os caras fabricarem.

 

11 minutos atrás, Dick Trace disse:

O 7980X não é Cascade-Lake, que inclui as correções no hardware.

Espero que o Zen2 por sua vez inclua as correções que permitam que depuradores como o rr da Mozilla possam funcionar, pois eu já vi vários programadores evitarem CPUs Zen e Zen+ por causa de problemas na compilação e depuração de software.

Citação

Ou se vão conseguir cobrir todos os buracos no hardware.

 

  • Curtir 2
Link para o comentário
Compartilhar em outros sites

Visitante
Este tópico está impedido de receber novas respostas.

Sobre o Clube do Hardware

No ar desde 1996, o Clube do Hardware é uma das maiores, mais antigas e mais respeitadas comunidades sobre tecnologia do Brasil. Leia mais

Direitos autorais

Não permitimos a cópia ou reprodução do conteúdo do nosso site, fórum, newsletters e redes sociais, mesmo citando-se a fonte. Leia mais

×
×
  • Criar novo...