AMD Bulldozer / Bobcat / Zambezi - Plataformas.

[ThiagoLCK]

Um artigo muito bom e simples sobre a arquitetura do Bulldozer. A partir de agora, um processador Zambezi X4 tem 2 módulos Bulldozer como núcleos:

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3683

AMD is also careful to mention that the integer throughput of one of these integer cores is greater than that of the Phenom II's integer units.

Queria saber a opinião do EduardoS a respeito, mas a minha é de que isso significa claramente que cada núcleo ("coisa com um cache L1D na figura, que aparece dois em um módulo") ou tem três ou quatro (mais provável) unidades de inteiros (e sei lá onde estão as AGUs e LSUs) ou usa algum outro truque (talvez a NetBurst, talvez simplesmente frequências muito altas) para fazer parecer que tenha.

De qualquer modo, isso é animador... mas me parece que os Bulldozers serão mesmo meio fracos em ponto flutuante, embora os representantes da AMD continuem afirmado o contrário. Essa história de "tudo irá pra GPU" não cola...

[Gun'ss]

talvez queiram dar um passo maior que as pernas...

edit: ou então pensando muito em um futuro não tão distante(tomara)

"The first APU from AMD will be Llano, but based on existing Phenom II cores. The move to a new manufacturing process combined with the first monolithic CPU/GPU is enough to do at once, there's no need to toss in a brand new microarchitecture at the same time. " by artigo do AnandTech

pelo visto vai faze do jeito que eu pensei/li não lembro onde e acho que pensei

[johannesrs]

Morde essa língua, Thiago! Se a performance em Floating da AMD for pro ralo, danou-se o nome dela em tudo o q é aplicação acadêmica e científica de anos!

[Gun'ss]

em floating point a AMD tem uma fama boa assim?

[johannesrs]

historicamente falando, a divisão era: AMD pra float, intel pra integer.

[Evandro]

Mas e estas duas FPUs de 128 bits que aparecem no esquema ?

Só se o Bulldozer FOR o próprio Fusion pra não ter FPU, caso contrário a profecia johaneresca que saiu por acidente pode se realizar.

[Gun'ss]

mas o bulldozer não é o fusion em si

será no futuro mas não agora

[EduardoS]

Queria saber a opinião do EduardoS a respeito, mas a minha é de que isso significa claramente que cada núcleo ("coisa com um cache L1D na figura, que aparece dois em um módulo") ou tem três ou quatro (mais provável) unidades de inteiros (e sei lá onde estão as AGUs e LSUs) ou usa algum outro truque (talvez a NetBurst, talvez simplesmente frequências muito altas) para fazer parecer que tenha.

Minha opinião? Já tem mágica demais nesse processador, melhor esperar pra ver.

[Guilherme FW Xavier]

Minha opinião? Já tem mágica demais nesse processador, melhor esperar pra ver.

:lol: Só essa mesma para alegrar o dia depois de uma noite virada para migração de sistema.

[Altamir Gomes]

De qualquer modo, isso é animador... mas me parece que os Bulldozers serão mesmo meio fracos em ponto flutuante, embora os representantes da AMD continuem afirmado o contrário. Essa história de "tudo irá pra GPU" não cola...

Quem for atrás dos podcasts divulgados pela AMD, ouví-los com calma e procurar com atenção algumas infos adicionais na net verá que a unidade de ponto flutuante do Bulldozer (uma incógnita para muitos) é capaz de executar quatro instruções (uops) por ciclo de clock.

A AMD pesquisou o desenvolvimento de uma ponte para unificação entre unidades de adição e multiplicação independentes. Essa ponte é usada para construir cada unidade completa de multiplicação e adição fundida FMAC de 128-bit. Portanto, neste caso, o Bulldozer será capaz de executar um máximo de 2 uops de adição e 2 de multiplicação ou 2 uops de FMA4 por ciclo de relógio, que resultam ambas no mesmo throughput de pico.

A vantagem está num consumo de energia otimizado durante a execução de operações de ponto flutuante porque as unidades FMAC clássicas costumam ser beberronas, pago entretanto um pequeno preço (de latência) na execução das FMA4 e um pouco mais (cerca de 40%) na área do die reservada a cada FPU. E qual será a vantagem na performance se o throughput máximo nas operações de multiplicação e adição será o mesmo? Pois é, a vantagem é que o FMA4 une duas uops numa só liberando dois slots de operações a cada ciclo. Outra vantagem do FMAC está na liberação de uma instrução AVX de manipulação de bits (troca ou permuta, que muito provavelmente é dividida internamente em duas uops) extra por ciclo de relógio.

Neste exemplo o Bulldozer é capaz de executar 24 operações de 32-bit por ciclo de relógio através de 4 uops:

1x 256-bit AVX/2x 128-bit SSE "Shuffle", "Permute"

1x 256-bit AVX/2x 128-bit SSE "FMA4"

O próximo exemplo será interessante para o cenário atual onde as aplicações AVX ainda são escassas pois garante 16 operações de 32-bit por ciclo de relógio sob ambos os casos, usando apenas SSE:

1x 256-bit/2x 128-bit "Shuffle"

1x 256-bit/2x 128-bit M ou A

ou

2x 256-bit/4x 128-bit M e A

Comparada com a apresentação da Intel sobre o Sandy Bridge, minha especulação declara que a FPU do Bulldozer será o topo de linha em 2011.

EDITADO: corrigi o segundo exemplo acima já que o SSE "comum" não suporta operações de permuta.

[arcmatrixnt]

interessante Altamir Gomes, resta esperar pelos primeiros testes que deverão ocorrer já no 1ºtrim do prox ano

eu estava pensando que, se a AMD tá a tanto tempo sem lançar algo realmente novo ou recauchutado, provavelmente estariam buscando desenvolver uma arquitetura "forte". Não tem lógica gastarem tanto tempo e dinheiro -ficando até apertados- pra no fim das contas lançar uma arquitetura "apenas" de 15~30% mais rápida que os atuais PhenomII. Se for nesse patamar não irá conseguir competir com os i7 apenas se aproximando mais destes e ainda terá a disputa com os novos lançamentos da Intel podendo impor uma distancia ainda maior permanecendo-se na dianteira.

agora, pelas contas simples que faço, acredito que o K11 terá de aparecer com mais de 80% de desempenho acima do atual Core-i7 -clock a clock- para ter folga contra os novos lançamentos do concorrente. Isso devido tb ao tempo total até que se tenha nas prateleiras o K11, coisa de mais de um ano, ainda -salvo se não houver algum problema de percurso.

[Altamir Gomes]

Olha, pelo que um funcionário da AMD (o John Fruehe) divulgou até agora, cada módulo do Bulldozer será 115-140% mais potente do que um núcleo do Opteron série 6000, que está por vir, em termos de processamento, e a própria série 6000 promete vantagens sobre o Nehalem da Intel. Como não sei o que testaram lá e nem a quantos GHz, não posso afirmar nada mas por enquanto dá para apostar que o ganho em performance será fenomenal.

[arcmatrixnt]

Olha, pelo que um funcionário da AMD (o John Fruehe) divulgou até agora, cada módulo do Bulldozer será 115-140% mais potente do que um núcleo do Opteron série 6000, que está por vir, em termos de processamento, e a própria série 6000 promete vantagens sobre o Nehalem da Intel. Como não sei o que testaram lá e nem a quantos GHz, não posso afirmar nada mas por enquanto dá para apostar que o ganho em performance será fenomenal.

Opteron 6000?? Seria o derivado do tal Thuban??

até agora vejo o pessoal comparar o Thuban com o Istambul dizendo que o desempenho será mediocre

[Altamir Gomes]

Não sei como, se a largura de banda aumentará em dois terços (comparado ao Istanbul) e ambos o núcleo e a ponte norte estão sofrendo mudanças consideráveis durante a revisão para aproveitar todo esse desempenho de memória.

Aliás, para quem quiser conferir a validade dos cálculos, Fruehe disse que um Bulldozer de 16 núcleos (aquele de codinome abrasileirado) será 60-80% mais potente do que um série 6000 de 12 núcleos.

Como cada módulo possui 2 núcleos, a conta será a seguinte: 1,60|1,80 : 16 x 12 x 2 = 2,40|2,70, resultando em 140-170% de vantagem para o Bulldozer, o que inclusive corrige minha postagem anterior.

[Guilherme FW Xavier]

Mais detalhes da nova arquitetura da AMD para CPUs, indica abandono do SMT e foco no CMT:

O que me chama a atenção é que "80% de ganho na performance com apenas 50% a mais de área na pastilha".

http://www.framebuffer.com.br/node/100919

Interessante: Windows 8 e 9 a pissoveis 128bits junto com a AMD.

http://www.iotecnologia.com.br/128-bits-amd-microsoft/

Se alguém quiser saber sobre CMT, tem uma tese inteira - em inglês -

http://www.csl.cornell.edu/~albonesi/research/papers/ispass05_1.pdf

[johannesrs]

espera aí... 128bits? algumas coisas no processador a 128bits, isso q eles querem dizer, né?

[Guilherme FW Xavier]

espera aí... 128bits? algumas coisas no processador a 128bits, isso q eles querem dizer, né?

Desde o começo que se sabe que o Bulldozer vai ter FP de 128bits. Não sei se é caro levar isso para o resto do processador, mas se funcionar, vai ser outro passo -bem adiante - da concorrência.

Veja o diagrama em bloco: http://www.fudzilla.com/content/view/16425/35/

O principal problema de ser 128 bits - a meu ver - é que a plataforma 64 nem consolidou direito, vai pensar em 128?

[johannesrs]

tá FP de 128 bits, ou seja, uma PARTE das "coisinhas" lá de dentro. ok.

[engenheiro_ce]

Poderia dizer o que significa FP?

[Dragum]

ponto flutuante?

[Guilherme FW Xavier]

ponto flutuante?

Isso mesmo.

[Gun'ss]

Se alguém quiser saber sobre CMT, tem uma tese inteira - em inglês - http://www.csl.cornell.edu/~al...apers/ispass05_1.pdf

link ta quebrando trabanom....

valeu pela notícia, AMD ta dando um passo bem grande, será que os FP's a 128bits irão requerer novos drivers?

[Guilherme FW Xavier]

link ta quebrando trabanom....

valeu pela notícia' date=' AMD ta dando um passo bem grande, será que os FP's a 128bits irão requerer novos drivers?[/quote']

Já corrigi.

http://www.csl.cornell.edu/%7Ealbonesi/research/papers/ispass05_1.pdf

[Ramon Neves]

E ai galera alguma coisa sobre qual o soquet sera usado? de quantos pinos? poderemos usa-los em nossas convencionais placas mães soquet AM3?

[Altamir Gomes]

Cara, isso aí cheira a truque de marketing para manter a indústria aquecida. Não há necessidade alguma de fabricarem processadores com unidades de inteiros de 128-bit (2^128) equipadas de registradores dessa largura; a não ser na questão de aritmética com números gigantes e ainda por cima somente para algumas poucas aplicações (como criptografia e hash coding).

Se a AMD estiver mesmo desperdiçando transístores e recursos de engenharia com isso, arrisca-se a tomar outra saraivada da Intel. E o slide no framebuffer.com contém uma falha na estrutura de cachês de instruções e é apenas a especulação de um amador. Quanto ao restante, basta confirmarem no blog do John Fruehe ou vão acabar se enrolando.

Fui.