Ir ao conteúdo
  • Cadastre-se

AMD Bulldozer / Bobcat / Zambezi - Plataformas.


Posts recomendados

  • Membro VIP

Altamir, isso não é marketing, é fake com uma dose de confusão.

Não vai ter Windows 8 ou 9 suportando processadores 128 bits tão cedo, não teremos processadores 128 bits tão cedo, tudo não passou de história e já foi desmentido.

A "FPU128" do Bulldozer (e que já existia no K-10) se refere a unidades SSE capazes de executar uma instrução completa por ciclo, diferente do K-8 que quebrava em duas.

Link para o comentário
Compartilhar em outros sites

a única real vantagem dos 64bits é poder endereçar mais de 3GB de ram... só veremos SO 128bits quando usarmos pentes de 64GB de ram!

claro que em uma arquitetura um barramento ou unidade pode processar 128bits, mas isso é um detalhe da arquitetura que pode -ou não- se refletir em desempenho em alguma situação...

no caso do ponto flutuante, como o eduardoS falou, essa unidade 128bits se reflete em execuções de extensões SSE mais rápidas, onde são processadas na metade do tempo da geração K8 -característica já presente no k10, não trará mais desempenho, nesse caso.

Link para o comentário
Compartilhar em outros sites

Olá Eduardo, você leu a postagem do funcionário da Microsoft no Linkedin? Aparentemente a AMD está aprontando alguma com uma futura arquitetura de 128-bit sim.

Parei para analisar um pouco e estou vendo que o mercado de máquinas para trabalhos relacionados à segurança na rede está em alta, e a demanda não acaba nunca (quanto mais capazes de quebrar códigos os PCs se tornam, mais a segurança é reforçada e vice-versa). Algumas agências governamentais compraram lotes inteiros dos VIA C3 e C7, com placas SMP e tudo o mais só para usarem o Padlock que é muito veloz nessa área.

Mas as instruções x86 tradicionais são muito fracas, e mesmo usando MUL e IMUL de baixa latência com acumulador de 128-bit ainda perdem feio para o Padlock. A exceção é o conjunto BSWAP, POPCNT e LZCNT. Talvez a AMD estenda o conjunto de instruções x86 para lidar com encriptação AES, hash codes além de outros algoritmos RSA nos próprios registradores RAX-R15, isto se os nomes deles não mudarem novamente é claro.

A nomenclatura técnica é que promete ser engraçada. Depois do Long Mode virá o Long Long Mode? ha ha

Link para o comentário
Compartilhar em outros sites

  • Membro VIP

Altamir, é fake.

Dragum, 64 bits endereçam até 16 Etabytes, 256 milhões de vezes mais que 64GB, mesmo limitando a, digamos, 52 bits precisaremos de 64 mil pentes de 64GB para encher isso ai...

E os bits não servem só para endereçar memória, nem todos os números usados cabem em 32 bits e ai existe um ganho de performance em usar um processador de 64 bits, o caso mais comum é criptografia.

E no caso específico da x86-64 o número de registradores duplicou, o que também gera um pequeno aumento de performance.

Link para o comentário
Compartilhar em outros sites

Não é exatamente fake mas uma informação que a Microsoft não confirmou mas tampouco desmentiu. Ou se algum representante desmentira de fato, fê-lo tão timidamente que acabou indicando que pode haver algo dessa espécie sendo estudado nos laboratórios da empresa neste exato momento.

Se até o IEEE — que é conservador e rigorosamente técnico — está promovendo a padronização do formato de PF 128-bit, por que a Microsoft, mestra do marketing e doida para ganhar dinheiro e subir o valor das ações não comendaria uma renovação estrutural no x86?

Link para o comentário
Compartilhar em outros sites

só uma dúvida amadora no meio de vocês...

EduardoS, à esses números que você se refere, números esses que não "cabem" nos 32bit, seriam números com 2³² (2^32) dígitos?

hauhaua, renovação estrutural no x86 me lembra em algum tópico oficial, falaram que o x86 era velho e que poderia existir coisa melhor.

"Quem viver verá!" <- vai pra minha assinatura

Link para o comentário
Compartilhar em outros sites

já muito se comenta sobre O.S 128bits, inclusive há tópicos sobre o assunto aqui no forum.

Meu sonhado "Bulldozer" ta chegando, mas antes acho que vou dar uma passadinha pela AM3.

Queria mais explanação dos entindidos sobre AVX e SSE5.

não sou entendido, mas AVX e SSE5 são a mesma coisa.

Link para o comentário
Compartilhar em outros sites

Altamir, é fake.

Dragum, 64 bits endereçam até 16 Etabytes, 256 milhões de vezes mais que 64GB, mesmo limitando a, digamos, 52 bits precisaremos de 64 mil pentes de 64GB para encher isso ai...

E os bits não servem só para endereçar memória, nem todos os números usados cabem em 32 bits e ai existe um ganho de performance em usar um processador de 64 bits, o caso mais comum é criptografia.

E no caso específico da x86-64 o número de registradores duplicou, o que também gera um pequeno aumento de performance.

eu dei só uma ideia de que não precisaremos dos 128bits tão cedo, mas não imaginava que demoraria tanto: se não existisse o limite do endereçamento, eu acho que nunca teríamos real necessidade dos 64bits tão cedo, então acho que 128bits é algo não horizonte provavelmente distante, pois se durar o que durou os 32bits, ainda teremos um bom tempo em 64bits... afinal 2^127 da um numero meio desnecessário...

é aquilo... eles inventam um motivo pra existir... SO 128 bits ai vou eu... hehe -=p

Link para o comentário
Compartilhar em outros sites

AVX e SSE5 não são a mesma coisa. O SSE5 foi uma proposta elegante da AMD para os desenvolvedores de software com direito à simulador das instruções e um manual preliminar.

A Intel viu, ficou de olho gordo e propôs o AVX meio que às pressas alargando os registradores XMM para 256-bit através de hacks e publicando diversas versões diferentes e incompatíveis entre si, tanto que nem ela mesma sabia afinal como implementar essas instruções nos seus futuros microprocessadores, isso enquanto a AMD tinha o SSE5 já moldado certinho para a microarquitetura do Bulldozer. Essa rivalidade tonta não é de hoje e vem do tempo em que o 3dnow da AMD saiu na frente e a Intel teve que correr atrás do prejuízo ao criar o conjunto de instruções SSE original, os registradores XMM, e também "haquear" as unidades de execução do Pentium.

O SSE5 ainda existe "espiritualmente". Acabou dividido entre operações AVX nos registradores XMM, o XOP e o CVT16.

Link para o comentário
Compartilhar em outros sites

Se este trecho estiver certo, vai ser uma ÓTIMA notícia:

A primeira encarnação da plataforma Bulldozer será o Zambezi, um processador AM3, que será lançado em versões com 4 e 8 cores. Ele será sem dúvidas consideravelmente mais rápido que os Phenom II atuais graças ao processamento de dois threads por núcleo e outras melhorias, mas ele ainda não trará a GPU integrada, que ficará para o próximo processador, agendado para 2012
Link para o comentário
Compartilhar em outros sites

Se este trecho estiver certo, vai ser uma ÓTIMA notícia:

mas o K11 trabalha com módulos em q cada um tem DOIS núcleos, então cada núcleo deverá ser mais rápido do que um Core-i EXTREME de hj (isso devido o tempo até lançar), se apenas for mais rápido o MÓDULO (2 núcleos) a coisa aperta, não acham???

Link para o comentário
Compartilhar em outros sites

Contestando humildemente, o texto do GDH possui um erro: o Bulldozer não processa duas threads por núcleo e sim duas por módulo que é subdividido em núcleos. Cada núcleo é responsável por uma thread de processamento. O Morimoto deve ter esquecido de passar no blog do Sr. Fruehe — e Lynx significa "Lince" :D

Link para o comentário
Compartilhar em outros sites

Uma leitura interessante sobre a plataforma Fusion em português:

http://www.gdhpress.com.br/blog/fusion-apu/

A primeira encarnação da plataforma Bulldozer será o Zambezi, um processador AM3, que será lançado em versões com 4 e 8 cores. Ele será sem dúvidas consideravelmente mais rápido que os Phenom II atuais graças ao processamento de dois threads por núcleo e outras melhorias, mas ele ainda não trará a GPU integrada, que ficará para o próximo processador, agendado para 2012

Aeeeeeeeee!!!

Que ótima noticia heim!!^^

Vou poder usar os novos processadores na minha M4A785TD-V EVO!!;):):):):):lol::lol::lol:

Parabens AMD:wub:

Link para o comentário
Compartilhar em outros sites

  • Membro VIP

Se até o IEEE — que é conservador e rigorosamente técnico — está promovendo a padronização do formato de PF 128-bit, por que a Microsoft, mestra do marketing e doida para ganhar dinheiro e subir o valor das ações não comendaria uma renovação estrutural no x86?

PF de 128 bits é um formato de dados, não interfere na bitagem do processador, processador X bits é um processador que seus registradores gerais tem X bits de largura e pode usar eles para endereçar a memória. O processador até pode ter registradores gerais com tamanho diferente da memória endereçada, pra mais ou pra menos, mas isso é pouco prático, o ganho que registradores maiores trazem para endereçar a memória sem precisar de várias instruções extras é muito maior do que poder usar números maiores e endereçar mais memória do que cabe no resgitrador é terrivelmente lento chegando as vezes a ser impraticável.

Enfim, uma coisa não tem nada a ver com a outra, um processador 16 bits poderia suportar o formato de PF de 128 bits sem ser chamado de 128 bits, inclusive o 8086 suportava o PF de 80 bits quando acoplado a x87, e nenhum dos dois era chamado de 64 ou 80 bits por causa disso.

EduardoS' date=' à esses números que você se refere, números esses que não "cabem" nos 32bit, seriam números com 2³² (2^32) dígitos?

[/quote']

Inteiros com 32 digitos binários ou aproximadamente 10 digitos decimais.

afinal 2^127 da um numero meio desnecessário...

Só criptografia e para agradar a cientistas loucos... Mas o ponto é, você consegue trabalhar com números de 128 bits em u processador de 64, 32, 16 ou 4 bits, só demora mais, no caso do endereçamento de memória demora MUITO mais.

AVX e SSE5 não são a mesma coisa. O SSE5 foi uma proposta elegante da AMD para os desenvolvedores de software com direito à simulador das instruções e um manual preliminar.

A Intel viu, ficou de olho gordo e propôs o AVX meio que às pressas alargando os registradores XMM para 256-bit através de hacks e publicando diversas versões diferentes e incompatíveis entre si, tanto que nem ela mesma sabia afinal como implementar essas instruções nos seus futuros microprocessadores, isso enquanto a AMD tinha o SSE5 já moldado certinho para a microarquitetura do Bulldozer. Essa rivalidade tonta não é de hoje e vem do tempo em que o 3dnow da AMD saiu na frente e a Intel teve que correr atrás do prejuízo ao criar o conjunto de instruções SSE original, os registradores XMM, e também "haquear" as unidades de execução do Pentium.

O SSE5 ainda existe "espiritualmente". Acabou dividido entre operações AVX nos registradores XMM, o XOP e o CVT16.

Apesar de existir um pouco de verdade nesse quote ele está um pouco inclinado demais para um dos lados, SSE5 tinha um escopo muito mais limitado que as AVX e um foco um pouco diferente também, fica difícil dizer que é mais "elegante" nessas condições, o formato AVX tem algumas vantagens e já havia sido sugerido algo similar à AMD mas essa teve seus motivos para não adotar, mesmo alguns la dentro achando "muito elegante".

Link para o comentário
Compartilhar em outros sites

PF de 128 bits é um formato de dados, não interfere na bitagem do processador, processador X bits é um processador que seus registradores gerais tem X bits de largura e pode usar eles para endereçar a memória. O processador até pode ter registradores gerais com tamanho diferente da memória endereçada, pra mais ou pra menos, mas isso é pouco prático, o ganho que registradores maiores trazem para endereçar a memória sem precisar de várias instruções extras é muito maior do que poder usar números maiores e endereçar mais memória do que cabe no resgitrador é terrivelmente lento chegando as vezes a ser impraticável.

Enfim, uma coisa não tem nada a ver com a outra, um processador 16 bits poderia suportar o formato de PF de 128 bits sem ser chamado de 128 bits, inclusive o 8086 suportava o PF de 80 bits quando acoplado a x87, e nenhum dos dois era chamado de 64 ou 80 bits por causa disso.

Inteiros com 32 digitos binários ou aproximadamente 10 digitos decimais.

Só criptografia e para agradar a cientistas loucos... Mas o ponto é, você consegue trabalhar com números de 128 bits em u processador de 64, 32, 16 ou 4 bits, só demora mais, no caso do endereçamento de memória demora MUITO mais.

Aqui se faz necessário contestar dois de seus pontos. A realidade é que o custo em termos de transístores para a implementação de unidades executoras 128-bit caiu muito de uns anos para cá, posicionando-a como uma opção viável dependendo das possibilidades de mercado e são precisamente estas que ditam o que irá junto com o seu microprocessador popular e o que ficará de fora. Quanto aos demais aspectos técnicos basta especificar limites abaixo do máximo permitido. O x86-64 por exemplo vai muito bem com "apenas" 40-bit para representação da parte real da memória, e 48-bit para a parte virtual o que ajuda a economizar uma boa quantidade de transístores. Além disso, interessa em termos de marketing se é possível colocar a jogada em prática e convencer o consumidor que ele precisa disso, quer ele realmente precise ou não; isto está no DNA de empresas como a Microsoft. Em segundo lugar, o IA-32 está mais para exceção do que para a regra se tratando de aspectos arquiteturais: quando as especificações do IEEE para PF 32-bit e 64-bit começaram a ser levadas a sério, empresas como a DEC e a MIPS já planejavam e desenvolviam processadores com executoras 64-bit para aritmética com inteiros e endereçamento.

Apesar de existir um pouco de verdade nesse quote ele está um pouco inclinado demais para um dos lados, SSE5 tinha um escopo muito mais limitado que as AVX e um foco um pouco diferente também, fica difícil dizer que é mais "elegante" nessas condições, o formato AVX tem algumas vantagens e já havia sido sugerido algo similar à AMD mas essa teve seus motivos para não adotar, mesmo alguns la dentro achando "muito elegante".

Está havendo outra confusão aqui. Eu não disse que o AVX enquanto conjunto de instruções é inferior ao SSE5 e sim que a Intel estava um tanto despreparada para implementá-lo no silício enquanto a AMD demonstrava um espírito empreendedor à toda prova com a sua própria versão; ou seja, você errou o alvo ao declarar o que é verdade ou não na minha postagem visto que você observou algo que não amalgama com o ponto principal apresentado (que a AMD teve a iniciativa correta e botou a Intel literalmente "para correr", causando um ciclo de inovações importantes).

Minha descrição histórica dos fatos está Ok. Quando eu li o primeiro spec draft do AVX, achei interessante apesar de pessoalmente não gostar (a início) da ideia de expandirem os registradores para 256-bit. Só que depois revisaram uma vez e mudaram muitas coisas essenciais e depois outra vez; e no final das contas a Intel sequer pretende implementar a curto prazo o que inventara. Basta averiguar o draft da especificação original da AMD, agora defunta, e comparar com o que a Intel possuía em mãos para se concluir que a AMD estava levando as extensões SSE5 a sério e que todas as inovações no SSE desde sua origem até aquele momento eram comparativamente risíveis, sem exageros. Qualquer análise não-tendenciosa a posteriori dos acontecimentos concluirá que a AMD estava mais preparada para tornar o SSE5 um padrão de facto do que a Intel com seu AVX. A não ser que ache melhor um desenvolvedor de hardware fazer coisas tal como anunciar, vamos assim dizer, compatibilidade parcial com qualquer versão futura do DirectX para daqui a alguns anos, sem data determinada do que compatibilidade completa com o DirectX atual com data combinada e já marcada. Mas não será este o ponto de vista do consumidor. Também haverá gente para chamar essa tática de vaporware e outros que a avaliarão como F.U.D. (Medo, Incerteza, Dúvida) pelo fato da empresa anunciar a seu público o suporte de toda a indústria para uma tecnologia que ninguém sabe ao certo quando virá, mas para breve colocar no mercado um produto que se visto do próprio aspecto promovido com tamanha ênfase é tecnologicamente inferior quando comparado ao concorrente.

P.S.: Não sei se você acompanhou a época da disputa 3dnow x SSE. O SSE original tinha uma performance aquém do 3dnow, especialmente se comparado à versão "Enhanced" do Athlon. Mesmo com registradores mais curtos o 3dnow veio embutido com as instruções certas, não requeria patches para o SO e desta forma foi uma solução (do ponto de vista técnico) mais viável do que o SSE para a época. Também em parte porque a Intel não estava devidamente preparada para implementar a versão dela no silício: tanto é que as unidades de execução SSE full-width e um conjunto sólido de extensões (S)SSE2/3 somente vieram à tona com a chegada dos Core 2. Lembro nitidamente desses aspectos porque programei para ambos conjuntos de instruções e discuti com muitos outros desenvolvedores de software independentes a respeito e até com alguns engenheiros de ambas empresas diretamente responsáveis pelos produtos (os engenheiros, ao contrário do pessoal de marketing, tendem a ser honestos). Posso afirmar tranqüilamente que o SSE original não venceu por ser efetivamente melhor mas porque a Intel tinha recursos de sobra para apresentá-lo e promovê-lo como tal para meio mundo e a AMD não.

Link para o comentário
Compartilhar em outros sites

A plataforma Danúbio - móvel - (Danube) revelada: chipsetr SB820M + processadores phenom II e Turion 2 que deve ser lançada em 05/2010:

http://www.xbitlabs.com/news/cpu/display/20091217191244_AMD_Readies_Phenom_II_Processors_for_Mobile_Computers_for_May_Launch.html

Primeiro Bulldozer entra em produção na primeira metade de 2011: AMD Opteron 6000 “Interlagos”

http://www.xbitlabs.com/news/cpu/display/20091217115203_AMD_to_Start_Production_of_First_Bulldozer_Processors_in_1H_2011_Sources.html

AMD vai detalhar a plataforma 32nm na conferencia Solid-State Circuits Conference (ISSCC) em 02/2010. Este link tem informações sobre o Llano e o Bobcat:

http://www.xbitlabs.com/news/cpu/display/20091125115847_AMD_to_Describe_32nm_Bobcat_Processor_at_Chip_Conference.html

Link para o comentário
Compartilhar em outros sites

Está havendo outra confusão aqui.

Sim está havendo confusão, mas não é do EduardoS. Só o fato de se cogitar a possibilidade de um CPU de 128bits de lançamento "iminente" já desqualifica tudo o que foi escrito depois.

[]'s

DT

Link para o comentário
Compartilhar em outros sites

A plataforma Danúbio - móvel - (Danube) revelada: chipsetr SB820M + processadores phenom II e Turion 2 que deve ser lançada em 05/2010:

http://www.xbitlabs.com/news/cpu/display/20091217191244_AMD_Readies_Phenom_II_Processors_for_Mobile_Computers_for_May_Launch.html

Primeiro Bulldozer entra em produção na primeira metade de 2011: AMD Opteron 6000 “Interlagos”

http://www.xbitlabs.com/news/cpu/display/20091217115203_AMD_to_Start_Production_of_First_Bulldozer_Processors_in_1H_2011_Sources.html

AMD vai detalhar a plataforma 32nm na conferencia Solid-State Circuits Conference (ISSCC) em 02/2010. Este link tem informações sobre o Llano e o Bobcat:

http://www.xbitlabs.com/news/cpu/display/20091125115847_AMD_to_Describe_32nm_Bobcat_Processor_at_Chip_Conference.html

ah não!!! já tão jogando pro meio do ano de 2011 !!! a intel vai deitar e rolar :( concorrencia ZERO e preço ALTO

Link para o comentário
Compartilhar em outros sites

Bem, acredito que Eduardo está certo em pontos e eqüivocado em outros. Não disse em momento algum que ele está errado em cem por cento ou que eu estou certo em cem por cento porque seria absurdo, a não ser que eu possuísse uma bola de cristal e adivinhasse com exatidão tudo o que acontecerá daqui para frente. Tanto as postagens dele quanto as minhas contém especulações dentro do possível.

No mais, Dick converteu os meus predicados da ideia em anunciados sobre fatos. Segue citação do que eu disse em várias postagens.

"...minha especulação declara..."

"Como não sei o que testaram lá e nem a quantos GHz, não posso afirmar nada..."

"...isso aí cheira a truque de marketing para manter a indústria aquecida. Não há necessidade alguma de fabricarem processadores com unidades de inteiros de 128-bit..."

"Aparentemente a AMD está..."

"...uma informação que a Microsoft não confirmou mas tampouco desmentiu. Ou se algum representante desmentira de fato, fê-lo tão timidamente que acabou indicando que pode haver algo dessa espécie..."

"...posicionando-a como uma opção viável dependendo das possibilidades de mercado..."

Link para o comentário
Compartilhar em outros sites

  • Membro VIP

quando as especificações do IEEE para PF 32-bit e 64-bit começaram a ser levadas a sério, empresas como a DEC e a MIPS já planejavam e desenvolviam processadores com executoras 64-bit para aritmética com inteiros e endereçamento.

Acredito que você saiba a diferença entre inteiros 128 bits e pf 128 bits não é?

E sabe também que PF de 64 bits existia muito antes dos processadores 32 bits não é? Então, uma coisa não tem nada a ver com a outra, DEC e MIPS se preocuparam com processadores 64 bits porque tava na cara que para o mercado deles (computadores com MUITOS processadores e memória) 4GB de memória virtual não dava nem pro cheiro.

Está havendo outra confusão aqui. Eu não disse que o AVX enquanto conjunto de instruções é inferior ao SSE5 e sim que a Intel estava um tanto despreparada para implementá-lo no silício enquanto a AMD demonstrava um espírito empreendedor à toda prova com a sua própria versão;

...

Posso afirmar tranqüilamente que o SSE original não venceu por ser efetivamente melhor mas porque a Intel tinha recursos de sobra para apresentá-lo e promovê-lo como tal para meio mundo e a AMD não.

Vou concordar com você sempre que disser que a Intel criou as SSE nas coxas, as pressas, que AVX foi mostrada as pressas para jogar areia nas SSE5, etc. Isso tudo é verdade, o problema é quando entra na parte que sugere que SSE5 era perfeito e não sei mais o que, esquece, a AMD publicou SSE5 com antecedência justamente para forçar a Intel a mostrar o jogo e conseguiram, mesmo na época da SSE vs 3DNow! essa última tinha desempenho melhor porque SSE no P3 foi mal implementada, não que realmente existisse uma grande vantagem a favor do 3DNow!.

Link para o comentário
Compartilhar em outros sites

Acredito que você saiba a diferença entre inteiros 128 bits e pf 128 bits não é?

E sabe também que PF de 64 bits existia muito antes dos processadores 32 bits não é? Então, uma coisa não tem nada a ver com a outra, DEC e MIPS se preocuparam com processadores 64 bits porque tava na cara que para o mercado deles (computadores com MUITOS processadores e memória) 4GB de memória virtual não dava nem pro cheiro.

Não de acordo com a Wikipedia:

* 1961: IBM delivers the IBM 7030 Stretch supercomputer' date=' which uses 64-bit data words and 32- or 64-bit instruction words.

* 1974: Control Data Corporation launches the CDC Star-100 vector supercomputer, which uses a 64-bit word architecture (previous CDC systems were based on a 60-bit architecture).

* 1974: International Computers Limited launches the ICL 2900 Series with 32-bit, 64-bit, and 128-bit twos-complement integers; 64-bit and 128-bit floating point; 32-bit, 64-bit and 128-bit packed decimal and a 128-bit accumulator register. The architecture has survived through a succession of ICL and Fujitsu machines. The latest is the Fujitsu Supernova, which emulates the original environment on 64-bit Intel processors.

* 1976: Cray Research delivers the first Cray-1 supercomputer, which is based on a 64-bit word architecture and will form the basis for later Cray vector supercomputers.

* 1983: Elxsi launches the Elxsi 6400 parallel minisupercomputer. The Elxsi architecture has 64-bit data registers but a 32-bit address space.

[url']http://en.wikipedia.org/wiki/64-bit#64-bit_processor_timeline

O IEEE somente padronizou o formato de ponto flutuante de precisão simples em 1985, onze anos após lançado um processador de 128-bit. Antes da padronização, mal dá para discutirmos pois não havia base alguma para uma comparação: se o processador usava ponto flutuante de verdade, ponto fixo ou combinações de ambas as coisas, se os tamanhos da palavra eram potências de 2 ou variações, ou mesmo as diferenças na quantidade de bits reservada para o sinal, expoente e mantissa para tamanhos de palavra idênticos. Execução confiável de PF é muito mais complicada de se implementar do que de inteiros. No caso dos números inteiros, basta combinar blocos funcionais para se obter execução por hardware de formatos 256-bit, 512-bit, 1-Kbit etc. com alto índice de reaproveitamento dos circuitos. A parte ruim: estender uma arquitetura antiga e obsoleta para comandar tudo.

Vou concordar com você sempre que disser que a Intel criou as SSE nas coxas, as pressas, que AVX foi mostrada as pressas para jogar areia nas SSE5, etc. Isso tudo é verdade, o problema é quando entra na parte que sugere que SSE5 era perfeito e não sei mais o que, esquece, a AMD publicou SSE5 com antecedência justamente para forçar a Intel a mostrar o jogo e conseguiram, mesmo na época da SSE vs 3DNow! essa última tinha desempenho melhor porque SSE no P3 foi mal implementada, não que realmente existisse uma grande vantagem a favor do 3DNow!.

Eu não disse que o SSE5 enquanto conjunto de instruções era perfeito mas que foi uma iniciativa bem-executada à luz da época, principalmente tendo em vista as restrições que a codificação compatível com SSE impõe aos opcodes e como a AMD extraiu o máximo que pôde. Assim como o 3dnow foi outra iniciativa mais simples e viável apenas para sua época. Existe uma coisa importante que é a liberação de recursos (budget de transístores) para se construir microprocessadores de uma determinada geração. Há coisas que funcionam melhor em certas gerações (o que os engenheiros gringos chamam de sweet spot) e outras que são problemáticas.

Um microprocessador corre até mesmo o risco de sofrer em termos de características aparentemente desvinculadas das escolhas erradas, tais como velocidade máxima atingível, influências parasíticas, vazamento e consumo de energia. Se você quiser insistir que alguma empresa tomaria o tempo de seus engenheiros para especificar um conjunto de instruções, simular e verificar se as futuras microarquiteturas funcionam direito com essas instruções e até liberar para o público um simulador completo apenas para fazer um reconnaissance do adversário e jogar tudo fora voltando atrás caso ele não tivesse nada nas mangas será a sua opinião. De resto, não vou discordar só por discordar mesmo porque o Bulldozer ainda está distante... acho entretanto que este tópico formou uma boa pilha de informações para se analisar.

Link para o comentário
Compartilhar em outros sites

Visitante
Este tópico está impedido de receber novas respostas.

Sobre o Clube do Hardware

No ar desde 1996, o Clube do Hardware é uma das maiores, mais antigas e mais respeitadas comunidades sobre tecnologia do Brasil. Leia mais

Direitos autorais

Não permitimos a cópia ou reprodução do conteúdo do nosso site, fórum, newsletters e redes sociais, mesmo citando-se a fonte. Leia mais

×
×
  • Criar novo...