EuMarques

begin s1: mux2x1 port map(A => A(0), B => '0', sel => desloca, s => s(0)); s2: mux2x1 port map(A => A(1), B => A(0), sel => desloca, s=> s(1)); s3: mux2x1 port map(A => A(2), B => A(1), sel => desloca, s=> s(2)); s4: mux2x1 port map(A => A(3), B => A(2), sel => desloca, s=> s(3)); Flag_Zero <= not(valor(0) or valor(1) or valor(2) or valor(3)); Flag_Sinal <= valor(3); Flag_Overflow <= valor(2) xor valor(3); end Behavioral; Alguém que entenda de VHDL pode me dar uma ajuda? Preciso fazer uma ULA, e dentre as operação, precioso fazer um multiplicador por 2 e por 4, e um divisor por 2 e por 4, porém, estou com dificuldade pra implementar a multiplicação por 4 e os divisores, a multiplicação por 2 ta feita e compilando de boa (como o código abaixo).. a minha duvida é nos port maps, o que devo alterar nessa imagem para fazer a multiplicação por 4 e dividir por 2 e por 4? Se alguém puder ajudar, agradeço.