Tomás E. Kreiner

Mais uma observação com relação ao artigo em referência.

Na página 9 onde se trata do conversor Sigma-Delta, no segundo parágrafo após a figura 14, onde diz:

A saída do flip-flop é usada para realimentar o circuito através de um conversor D/A de um bit. Este conversor D/A de um bit converterá basicamente o “0” ou o “1” armazenado no flip-flop em uma tensão de referência positiva ou negativa para ser somado na saída de um integrador somador,

corrigir para : a entrada de um integrador somador. (Ver no original em Inglês em: http://www.hardwaresecrets.com/article/How-Analog-to-Digital-Converter-ADC-Works/317/9)

Outrossim, recomendo a leitura do artigo: Delta-sigma modulation na Wikipedia em: http://en.wikipedia.org/wiki/Delta-sigma_modulation

para maiores esclarecimentos.

Abraço a todos

Também, no caso do conversor A/D por dupla inclinação, deveria ser dito que o tempo T1 fixo para carga do capacitor com a chave analógica comutada para Vin deve ser 2^n - 1 multiplicado pelo período do clock. Desta feita, também, os valores dos componentes do conjunto RC podem ser escolhidos com maior flexibilidade.

Onde encontro uma descrição mais detalhada do conversor AD do tipo SAR? Imagino que o tal de Controle possa estar composto de um registrador de deslocamento e portas AND e que a própria unidade SAR possa estar formada por um latch e um registro de deslocamento, bem como o tal de Buffer por um latch.

Agradeço desde já a resposta, já que a implementação circuital detalhada possa contribuir em muito para a melhor compreensão do assunto!

No caso do conversor A/D por inclinação única faltou dizer uma coisa muito importante qual seja que a constante de tempo RC deve ser igual ao período do clock multiplicado por 2^n - 1, onde n é a quantidade de bits com que se quer codificar a amostra. Outra coisa importante a comentar seria a velocidade que precisa ter o clock para amostrar um sinal com máximo conteúdo harmônico de X KHz.

Abraço