Mike Bicalho Dantas

@Mestre88 Ah, eu mencionei que gosto de me aprofundar na pergunta e gosto que as respostas tenham mais conteúdo. Inclusive, minha dúvida era um tanto mais específica do que tudo que eu perguntei. Por exemplo, ao precisar de uma porta OR de 12 entradas, eu penso em usar outras portas OR de menos disponíveis para chegar no resultado, e não pensaria que utilizar esses diodos, resistores e transistores seria uma alternativa eficiente. Ainda bem que você comentou isso. Agora você e os outros responderam minha dúvida, eu gosto de pensar na situação prática e pensar mais a fundo, mas antes da minha dúvida ser respondida, eu fico incomodado de me falarem sobre a parte prática, que contém mais informação, e a resposta acabar fugindo da pergunta, que só me deixa mais confuso. Obrigado de novo, Mestre88.

@Isadora Ferraz Obrigado pela resposta, Isadora. Eu estou cursando a matéria Circuitos Digitais, e na primeira parte da matéria, passei pela funções das portas lógicas, pelo mapa de Karnaugh e projeção de circuitos combinacionais, então, no caso, essa parte já entendo melhor. Sei como usar a saída de uma porta lógica. Para analisar aquele circuito, eu estou fingindo que a porta lógica não existe. Que é só um circuito com diodos e resistores. Eu curso Engenharia Mecatrônica, e minha professora cobra que eu aprenda a fundo esse tipo de coisa. Eu dei aquele exemplo para entender melhor a teoria, mesmo. No caso, mesmo que não se aterre a saída, ao aterrar só para análise, as tensões são aquelas? Obrigado pela resposta. Ah, no caso, eu estou mexendo TTL e CMOS esse semestre em laboratório, então os valores de tensão de saída alta e baixa vão depender. Obrigado de novo. @MOR Obrigado pelo complemento, MOR. Foi construtivo, mas não entendi o que não está correto no pensamento. Se alguma parte do que eu escrevi estiver errado, por favor, me diga. Ah, a variação dos valores da saída possíveis, tanto para valor ALTO quanto BAIXO é menor do que a variação dos valores de entrada respectivos tanto para CMOS quanto para TTL, então o que você está me dizendo é que é importante que toda lógica, seja essa de diodos e resistores ou qualquer outra, tenha uma faixa de tensão menor do que para a entrada, certo? Obrigado pelo complemento. Você está dizendo para não esquecer do fan-out da porta lógica. Beleza. Eu gosto de conversar sobre as diversas partes envolvendo a matéria para que os conceitos fiquem mais fixos e familiares. Porém, minha dúvida é mais sobre a análise do circuito elétrico, quase esquecendo que é uma porta lógica. Eu coloquei no título "circuitos digitais", então claro que vocês que responderam iam focar bastante nisso. @Mestre88 Obrigado pela resposta, Mestre88. Certo, não se aterra a saída de uma porta lógica, mas esquecendo que é uma porta lógica, a análise de circuito elétrico está correta, mesmo no segundo desenho? Desconsidere o uso prático desse circuito que eu desenhei só para esclarecer a análise do circuito. adicionado 38 minutos depois @Bommu Perneta Obrigado pela resposta, Bommu Perneta. Antes do resistor é 5V e depois do resistor, 0V, né? Pelo jeito, você disse isso mesmo na frase anterior, mas deve ter se confundido nessa frase. Eu só quero ter certeza. Vai que eu faço confusão. E então, beleza. Se em A e B for HIGH, a tensão continua 5V depois do resistor. Valeu. Eu expliquei pro povo que é para desconsiderar os usos práticos do sistema digital e analisar apenas o circuito. É conectado no ground mesmo que eu quero analisar para esclarecer essa parte mais simples. No caso, o fio é para ser considerado ideal, ou seja, sem resistência. Ah! Tá aí. Boa observação. Existe uma pequena queda de tensão no diodo, coisa entre 0.3V e 0.7V. Logo, Se A estiver no ground, por exemplo, então a tensão da saída (desconsiderando o que está conectado nela) vai ser justamente de 0.3V a 0.7V, porque essas mesmas quedas de tensões vão acontecer no diodo. Bacana. Certo. Eu não estava querendo dizer que o resistor é o causador, mas que a tensão é baixa justamente porque há queda de tensão. Esclareceu de qualquer forma. Essas duas perguntas eram as principais. Sobre a queda de tensão, como no título. Obrigado. Nessa parte, eu estava desconsiderando o terra na saída. Reforçou que a queda de tensão no diodo deve ser considerada na análise e qual é a consequência disso para a tensão de saída.

Na imagem, está explicado como projetar portas lógicas AND e OR com diodos e resistores. Na porta AND (figura da esquerda), se pelo menos uma das entradas estiver conectadas no ground, ou seja, entrada de valor BAIXO, a corrente da fonte de tensão vai para o ground e a tensão é toda perdida no resistor, correto? Por isso que a saída, conectada no nó, tem a tensão baixa, ou valor BAIXO, certo? Essa parte, se não tiver algum detalhe que eu perdi, entendi. Agora, se os dois valores tiverem tensão alta, a corrente da fonte não vai para lá. O texto diz, então, que a tensão no nó de saída é o mesmo valor da tensão da fonte. Isso quer dizer que não há queda de tensão no resistor? Para esse raciocínio, deve-se considerar que a saída não está conectada em canto nenhum (ou desconsiderar o resto do circuito à direita)? Ou seja, se eu pego um fio real com resistência (ou um fio ideal com um resistor sendo parte do fio no meio), conecto uma das pontas numa fonte e na outra, não coloco nada, a tensão desta extremidade é a mesma da fonte? Enquanto eu desconsidero o circuito à direita, a tensão no nó, nesse caso (tensões altas na entrada e tensão na fonte), eu considero que o nó na tensão alta, então? Se esse raciocínio estiver correto, ao ter as duas entradas em tensão alta para ter o nó de saída em tensão alta, se houver um ground conectado na saída da porta lógica (ver figura abaixo), a tensão abaixo do resistor (em relação à fonte) é 0? Ao meu ver, sim, mas posso estar fazendo confusão com algo. Enfim, falta considerar alguma coisa na análise?