Teste do A64 Venice e Sempron Palermo

netadmin · 12 de maio de 2005

Teste do A64 Venice e Sempron Palermo

<div class='bbimg'>http://www.presence-pc.com/images/dossiers/0.09amd2/bench1.gif' border='0' alt='Imagem postada pelo usuário' /></div>

<div class='bbimg'>http://www.presence-pc.com/images/dossiers/0.09amd2/bench11.gif' border='0' alt='Imagem postada pelo usuário' /></div>

Fonte: http://www.presence-pc.com/tests/Athlon-64...on-Palermo-295/

RachaCUCA · 12 de maio de 2005

opa, beleza

bons processadores, mas esse sempron é 754?

falo

Gregori · 12 de maio de 2005

Postado Originalmente por RachaCUCA@12 de maio de 2005, 15:59
opa, beleza

bons processadores, mas esse sempron é 754?

falo

←

Sim, existem vários Sempron socket 754, dá uma olhada no tópico destacado com o OPN.

Enéias · 12 de maio de 2005

Não fui com esse site não....ou será q estou enganado....pois eles diz o sempron ter apenas 128 KB L2...ou será q tem dois modelos iguais com cache L2 a menos?

SDA3300AI02B0 = 2000 MHz (10x200), Palermo, 256 Kb Cache L2, 1.4V, 69º C, Revisão E 90 nm

Essa é a q conheço...

Colocaram também apenas o P4 com fsb DDR... , enquanto q o K8 e o sempron.

http://www.presence-pc.com/tests/Athlon-64...-Palermo-295/3/

Gregori · 12 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@12 de maio de 2005, 16:27
Não fui com esse site não....ou será q estou enganado....pois eles diz o sempron ter apenas 128 KB L2...ou será q tem dois modelos iguais com cache L2 a menos?

SDA3300AI02B0 = 2000 MHz (10x200), Palermo, 256 Kb Cache L2, 1.4V, 69º C, Revisão E 90 nm

Essa é a q conheço...

Colocaram também apenas o P4 com fsb DDR... , enquanto q o K8 e o sempron.

http://www.presence-pc.com/tests/Athlon-64...-Palermo-295/3/

←

O erroi foi meu na hora de incluir o Sempron 3300+ no OPN, ele realmente tem 128 KB de Cache L2, passou desapercebido.

SDA3300AI02B0 = 2000 MHz (10x200), Palermo, 256 Kb Cache L2, 1.4V, 69º C, Revisão E 90 nm

No OPN dos processadores K8 o número "2" indica que o processador possui 128 KB de Cache L2, o "3" indica que o processador possui 256 KB de Cache L2, o "4" 512 KB e o "5" 1 MB de Cache L2.

Em relação a tabela do site, dizer que o FSB do Sempron 3300+ e do Athlon 64 4000+ é de 200 MHz é pura falta de informação.

netadmin · 13 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@12 de maio de 2005, 16:27
Não fui com esse site não....ou será q estou enganado....pois eles diz o sempron ter apenas 128 KB L2...ou será q tem dois modelos iguais com cache L2 a menos?

SDA3300AI02B0 = 2000 MHz (10x200), Palermo, 256 Kb Cache L2, 1.4V, 69º C, Revisão E 90 nm

Essa é a q conheço...

Colocaram também apenas o P4 com fsb DDR... , enquanto q o K8 e o sempron.

http://www.presence-pc.com/tests/Athlon-64...-Palermo-295/3/

←

O Sempron 3300+ tem apenas 128k de L2 (foi erro do site colocar 256k), em relação ao fsb deveriam ter separado o fsb dos P4 e o Hypertransport dos AMD.

Enéias · 13 de maio de 2005

Postado Originalmente por netadmin@12 de maio de 2005, 22:03
O Sempron 3300+ tem apenas 128k de L2 (foi erro do site colocar 256k), em relação ao fsb deveriam ter separado o fsb dos P4 e o Hypertransport dos AMD.

←

Não meu caro,....você não viu o GREGORI dizer q o erro foi dele na hora de colocar o OPN do sempron 3300+,......ele realmente tem apenas 128 kb cache L2 e não 256 Kb.

O Site quem colocou 128 KB......e não 256KB.

quem colocou 256 KB foi o GREGORI como ele mesmo citou em seu OPN,....onde eu peguei carona e postei.

Deveriam colocar o "FSB" apenas ao P4, ja o K8 e o sempron não possui mais tal barramento...

Tinham q colocar os dois barramentos,.....o HTT....e o CONTROLADOR DA MEMÓRIA,...esse último sim....SERIA NO CASO 200MHZ....

Acho q ainda não se acostumaram com a nova arquitetura dos novos CPUs da AMD...ou é pura falta de conhecimento.

netadmin · 13 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@12 de maio de 2005, 21:51
Não meu caro,....você não viu o GREGORI dizer q o erro foi dele na hora de colocar o OPN do sempron 3300+,......ele realmente tem apenas 128 kb cache L2 e não 256 Kb.

O Site quem colocou 128 KB......e não 256KB.

quem colocou 256 KB foi o GREGORI como ele mesmo citou em seu OPN,....onde eu peguei carona e postei.

Deveriam colocar o "FSB" apenas ao P4, ja o K8 e o sempron não possui mais tal barramento...

Tinham q colocar os dois barramentos,.....o HTT....e o CONTROLADOR DA MEMÓRIA,...esse último sim....SERIA NO CASO 200MHZ....

Acho q ainda não se acostumaram com a nova arquitetura dos novos CPUs da AMD...ou é pura falta de conhecimento.

←

Opa realmente até verifiquei no site, lá consta somente 128k.

Gregori · 13 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@12 de maio de 2005, 21:51
Tinham q colocar os dois barramentos,.....o HTT....e o CONTROLADOR DA MEMÓRIA,...esse último sim....SERIA NO CASO 200MHZ....

←

Na verdade nem dessa forma está correto.

No Athlon 64 o barramento de acesso a memória funciona no mesmo clock do processador, já que o controlador é integrado, 200 MHz é a velocidade do clock base, que não representa a velocidade de nenhum barramento,apenas é o clock de referência para o clock do processador e para o clock do HyperTransport.

P.S.: Arrumei o OPN do Sempron.

Enéias · 13 de maio de 2005

200 MHz é a velocidade do clock base

Então seria assim:

(Exemplo)

P4=FSB 200Mhz(4 dados por pulso..)

K8=CLOCK BASE=200Mhz(2 dados por pulso..)

Certo?

Gregori · 13 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@12 de maio de 2005, 23:57
Então seria assim:

(Exemplo)

P4=FSB 200Mhz(4 dados por pulso..)

K8=CLOCK BASE=200Mhz(2 dados por pulso..)

Certo?

←

O Pentium 4 FSB 800 está correto.

Em relação ao K8, é apenas 1 dado por pulso de clock.

O clock do processador e do HyperTransport são obtidos através de um multiplicador.

Enéias · 13 de maio de 2005

Postado Originalmente por Gregori@13 de maio de 2005, 01:56
Em relação ao K8, é apenas 1 pulso, o clock do processador e do HyperTransport são obtidos através de um multiplicador.

←

Foi o q eu disse GREGORI....

Assim: P4 ele trabalha com 4 dados por 1 pulso de clock(QDR)

K8 trabalha com 2 dados por 1 pulso de clock(DDR)

Gregori · 13 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@13 de maio de 2005, 11:33
Foi o q eu disse GREGORI....

Assim: P4 ele trabalha com 4 dados por 1 pulso de clock(QDR)

K8 trabalha com 2 dados por 1 pulso de clock(DDR)

←

Na verdade eu quis dizer dado e não pulso, editei a mensagem.

Enéias · 17 de maio de 2005

Em relação ao K8, é apenas 1 dado por pulso de clock

Um dado por pulso de clock .....

Que eu saiba são 2 dados por pulso.....

também é o q diz no artigo sobre o K8 do CDH....

https://www.clubedohardware.com.br/artigos/690/2

Gregori · 17 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@17 de maio de 2005, 17:49
Um dado por pulso de clock .....

Que eu saiba são 2 dados por pulso.....

também é o q diz no artigo sobre o K8 do CDH....

https://www.clubedohardware.com.br/artigos/690/2

←

O HyperTransport transfere dois dados por pulso de clock, por esse motivo ele é de 1600 MHz no socket 754 e 2000 MHz no socket 939, mas não é da mesma forma do Pentium 4 FSB 800, já que ele não possui FSB. O clock base transfere apenas 1 do por pulso de clock, o HyperTransport sim trabalha transferindo dois.

Enéias · 17 de maio de 2005

Postado Originalmente por Gregori@17 de maio de 2005, 19:32
O HyperTransport transfere dois dados por pulso de clock, por esse motivo ele é de 1600 MHz no socket 754 e 2000 MHz no socket 939, mas não é da mesma forma do Pentium 4 FSB 800, já que ele não possui FSB. O clock base transfere apenas 1 do por pulso de clock, o HyperTransport sim trabalha transferindo dois.

←

Observou no artigo....200mhz( transfere 2 dados por pulso de clock)

esse 200mhz...você mesmo disse q se tratava do clock base

200 MHz é a velocidade do clock base

Gregori · 17 de maio de 2005

Postado Originalmente por Enéias Antunes Ramos@17 de maio de 2005, 18:39
Observou no artigo....200mhz( transfere 2 dados por pulso de clock)

esse 200mhz...você mesmo disse q se tratava do clock base

←

O CDH faz referência na tabela como sendo um suposto "FSB", mas o Athlon 64 não posui FSB.

Em outros artigos dizem que o barramento de comunicação a memória funciona a 200 MHz, transferindo dois dados por pulso de clock. Isso está incorreto, o barramento de comunicação a memória funciona no mesmo clock do processador.