Imprimir artigo
Por dentro da microarquitetura Intel Skylake
por em Tutoriais
Última atualização:
30.871 visualizações
Página 2 de 7

Mudanças na microarquitetura

A microarquitetura Skylake utiliza a mesma arquitetura em anel que foi originalmente introduzida na microarquitetura Sandy Bridge (usada nos processadores Core i de segunda geração) e usada pelas microarquiteturas seguintes. Em relação à microarquitetura Broadwell, dois elementos foram adicionados, como você pode conferir na Figura 1: um processador integrado de sinais para câmeras (ISP, Integrated Signal Processor), suportando até quatro câmeras totais e duas simultâneas com resolução máxima de 13 megapixels e 1080p a 60 quadros por segundo ou 4K a 30 quadros por segundo (ver Figura 2), e a localização da memória eDRAM opcional disponível em alguns modelos (compare as Figuras 3 e 4)..

Skylake
Figura 1: diagrama em blocos da microarquitetura Skylake (alto nível)

Skylake
Figura 2: detalhes do processador integrado de sinais para câmeras

A partir da microarquitetura Haswell, o processador já podia ter uma memória eDRAM nos modelos com o motor gráfico “GT3e” (isto é, Iris Pro 5200 nos processadores Haswell e Iris Pro 6200 nos processadores Broadwell), mas ela era usada apenas pelo motor gráfico do processador e seu acesso passava obrigatoriamente pelo cache de memória L3. Ver Figura 3.

Skylake
Figura 3: localização da memória eDRAM opcional nos processadores Haswell e Broadwell

Já nos processadores Skylake, a localização dessa memória eDRAM opcional foi modificada, permitindo que ela seja usada em qualquer tipo de acesso à memória (RAM) e não somente pelo motor gráfico. Ver Figura 4. Esta memória eDRAM está disponível nos modelos Skylake com motor gráfico “GT3e” (Iris 540 e 550) e “GT4e” (Iris Pro 580).

Skylake
Figura 4: localização da memória eDRAM opcional nos processadores Skylake

A microarquitetura Skylake utiliza o mesmo mecanismo de funcionamento em relação às microarquiteturas anteriores, mas com um aumento na capacidade de transferir e armazenar dados, o que aumenta o desempenho. A Figura 5 compara os principais pontos que foram melhorados em relação às microarquiteturas Haswell (a Broadwell neste ponto é idêntica à Haswell) e Sandy Bridge (a Haswell neste ponto é idêntica à Sandy Bridge).

Skylake
Figura 5: principais mudanças na microarquitetura Skylake (baixo nível)

Tradução da Figura 5:

  • Out-of-order window: janela do mecanismo de execução fora de ordem
  • In-flight loads: carregamentos de memória em tempo real
  • In-flight stores: armazenamento em memória em tempo real
  • Scheduler entries: entradas no agendador
  • Integer register file: número de registradores de inteiros presentes na unidade de renomemento de registradores
  • FP register file: número de registradores de ponto flutuante presentes na unidade de renomemento de registradores
  • Allocation queue: fila de alocação

Para um entendimento mais aprofundado no que significa cada um desses pontos, o ideal seria você ler o nosso livro “Hardware”, em particular o Capítulo 15. Porém, se você seguir a sequência de leitura abaixo de nossos tutoriais você será capaz de compreender o que significa e a importância de cada um desses itens:

ARTIGOS RELACIONADOS
ÚLTIMOS ARTIGOS
530.014 usuários cadastrados
153 usuários on-line