EduardoS

Quem disse isso foi o Peter Scott, jornalista do fudzilla, não foi a AMD Precisa reler o parágrafo para entender a brincadeira?

Disse? Onde? O Llano vai principalmente para o mercado OEM, retrocompatibilidade não é tão importante, dúvida que tenham se comprometido com o socket do Llano.

Cuidado com esse "AMD afirma" quando a frase não vem do site: amd.com, sabe como é, qualquer um escreve a abobrinha que quiser no resto da net...

Estou meio sem tempo de procurar na histórica pela polêmica, mas os gráficos abaixo ajudam a explicar: http://www.lostcircuits.com/mambo//index.php?option=com_content&task=view&id=79&Itemid=1&limit=1&limitstart=16 Primeiro sem SSE4: Prestou bem atenção na posição dos Phenom e demais CPUs sem SSE4? Então, agora com SSE4: As CPUs com SSE4 tomaram a diantera, vê? Mas se reparar com atenção, vai ver que basicamente todas as CPUs ficaram mais lentas, as com SSE4 só um pouco e as sem muito mais lentas, o "switch" SSE4 forçava as CPUs sem essas instruções a emulá-las ao invés de usar o bom e velho código só com SSE2 e a emulação acabava com a performance.

Talvez 0,1%, se for o 0,1% que pagou por elas então tudo bem não é mesmo? E desde quando existem consoles x86-64? A propósito, você sabe especificamente qual instrução que faz toda a diferença nos emuladores? 1) É só mexer na FPU e encaixar as novas instruções, claro, isso implica em recalcular o timing de tudo e talvez refazer alguma outra parte que não se encaixa mais. 2) Pode-se usar micro-código, não vai servir para nada mas vai ter as instruções. 3) A Intel "criou" as instruções, fizeram isso de acordo com o design do processador deles, fizeram para que já encaixasse sem muitas dificuldades, alias, a Intel faz isso o tempo todo por isso (e por outros motivos menos técnicos) todo conjunto de instrução que eles lançam é incompleto, é só riscar as instruções dificeis de implementar na arquitetura deles, a AMD fez o mesmo com as SSE4A, mas quando a AMD vai implementar alguma coisa que a Intel fez não há qualquer garantia de vão encaixar sem dificuldades em seus processadores e não da para riscar alguma que não se encaixe, tem que implementar todas. Esses testes não incluem aquele DIVX forjado, incluem? São para finalidades diferentes, quem é mais rápido, carros ou lanchas?

Reclame com quem escreveu o emulador... SSE4.2 não gera uma diferença tão grande, alias, o que os emuladores usam não é a 4.1? De um modo ou de outro, a diferença é pequena. Não, SSE4a foi ganho de dinheiro, a AMD tem clientes grandes, alguns grandes o bastante para "sugerir" melhorias, precisando de dinheiro dizer "não" é uma escolha ruim, e SSE4a é fácil de implementar.

Pessoal, não é a Intel ou AMD que deixam só as placas mais caras para a nVidia, é a prórpia nVidia que faz isso ao cobrar royaltes pelo SLI. SLI é software, não tem como outro fabricante de hardware querer impedir...

SSE5 não existe mais...

50% Os Sandy ficam abaixo disso. É normal, é o que o pessoal espera, mas essa é só a performance multi-thread, tem mais coisa para saber se é sucesso ou nao. X8 vs X6, e se o projeto funcionar com clock nas nuvens, uando foi mesmo que a Intel conseguiu 50% mais performance que o X6 sem hyper-threading? 12.5% com a matematica certa, mas com menos núcleos da para aumentar o clock, difícil saber quanto. Acho que o maior erro da AMD foi contar um módulo sendo dois núcleos, se ela chamasse um módulo de núcleo com duas threads esses 50% mais que o X6 seriam muito mais impressionantes

6620... E o grande problema é banda de memória, não os SPs.

Pra mim parece normal, alguém com mais experiência na área pode te responder com mais precisão... Os engenheiros continuam trabalhando, se conseguirem avanços... Sim. Só a ponte norte... Quem mais disse isso? É... Um pouco... Nesse processo de fabricação a AMD conseguiu um cache bem denso assim eles podem colocar muito que ainda ocupa pouco espaço, ei, o Bulldozer terá o dobro do cache do Sandy Bridge!

Inclui L3 sim' date=' fica no meio do chip divido em 4 blocos, e é um chip relativamente pequeno... O mais difícil são os detalhes, a foto não photoshop mas tem pouca resolução, aqueles retangulos esbranquiçados na FPU são o que? As FMAs? Saindo do núcleo o resto é fácil de identificar. Isso. Talvez, mas não achei tão absurdo.

Foto do Bulldozer sem photoshop: http://www.theregister.co.uk/2011/02/24/amd_bulldozer_core_isscc/ Assim o die parece menor, 250mm², talvez 300, porque eu errei tão feio antes?

Nessa discussão... Não sei se vocês sabem, mas todo processador, ponte norte, ponte sul, chip gráfico, enfim todos os chips possuem bugs para os quais o fabricante se compromete a criar uma solução, a solução pode ser um recall, atualização de software (BIOS, SO) ou uma sugestão de uso desde que essa não comprometa a utilização do produto. E nenhum deles esconde isso, eles publicam, existe um documento chamado "errata" que tem uma lista deles, centenas para revisões mais antigas, talvez uns 50 para revisões mais novas a maior parte dele é corrigida por atualização da BIOS, só os mais graves tem grande divulgação como orecall do SB e alerta do bug da TLB. Ah, e isso vale para todos os fabricantes de chip, não tem favorecimento...

Entre a Cypress e a Cayman ainda existe a Barts e derivados (me desculpem por esquecer os codenomes) que são chips com 160, 480, e 1120 SPs, algumas melhorias em relação a Cypress e identificados pelo UVD3, o Llano provavelmente vai usar o chip do meio com 480 SPs enquanto o sucessor do Bobcat vai usar o primeiro.

Impresão sua E ela é uma 5600 renomeada.

64 Bits, o Bobcat não tem dual channel.

Uma coisa não tem nada a ver com a outra... Não é porque o P4 era uma ***** que tudo que for projetado para clocks mais altos também será, os Power 6/7 já provaram que não tem nada a ver agora é só a AMD fazer a parte dela.

Oficialmente a data de lançamento não mudou, só mudou de acordo com fontes não oficiais, se tratando de AMD a regra aqui é, se a fonte não é oficial provavelmente é mentira e se é oficial provavelmente é verdade e extremamente vago. ps: A evolução do roadmap oficial foi: 2011 (entre 01/01/2011 e 31/12/2011) e verão (entre 21/06/2011 e 21/09/2011), quanto ao roadmap não oficial já li tudo que é besteira... EDIT: Completando...

3.8GHz não é 20% maior, e poderia ser 30% maior. Fora isso, cuidado com o tal de "IPC", não é o alvo do Bulldozer...

O Bulldozer foi projetado para atingir clocks ALTOS, digo, MUITO ALTOS, não é o caso de 3.8GHz.

Só isso? Eu ficaria decepcionado...

Como não consegui entender bem o texto, pode ser os dois

Alemão? O Bing diz que é turco... Mas os dois tradutores são uma droga, não da pra entender...

L3? 6 Blocos de L2? Ou isso é um Istanbul ou você está confundindo O Llano não tem L3 e só tem 4 núcleos. E quanto a foto do Orochi... Droga... O Hans tava certo...