Ir ao conteúdo
  • Cadastre-se

AMD Steamroller - Kaveri - Tópico oficial


Torrente

Posts recomendados

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1359483666

Será mesmo? um novo soquete para Kaveri, o FM3, porém a APU será retro para FM2?

Sendo assim, justifica a Richland e a AMD daria um baile na Intel, implementando DDR4 antes.

Está aí uma ótima notícia! Ainda mais que em APUs memórias DDR4 de clock alto vão dar uma guinada no desempenho gráfico... ^^

Link para o comentário
Compartilhar em outros sites

O problema vai ser o preço dessa configuração,o preço das mobos para apus,é uma fortuna,+ o preço das ddr 4.só vendendo um rim.

Sim. Isso é fato.

Se brincar vai ser que nem na migração para o DDR3, o controlador aceita tanto DDR3 quanto DDR4

Pelo que entendi, as APUs novas manterão compatibilidade com o Socket antigo (e consequentemente com memórias DDR3) e terão um Socket novo com suporte ao DDR4. Parece com o Phenom II nesse ponto (que podia usar DDR2 em Socket antigo e DDR3 em Socket novo).

Link para o comentário
Compartilhar em outros sites

Pessoal, tava pensando cá com os meus botões sobre os leaks de tape-outs, a roadmap, os "atrasos" e os design-wins da AMD. Esse artigo me fez tentar encaixar tudo:

http://seekingalpha.com/article/1152571-kabini-gives-amd-hope

Ainda estou matutando umas coisas, mas pelo menos agora a gente sabe que o foco no Jaguar trouxe frutos sim, ele foi antecipado para o 2013Q1, mas o suprimento está sendo direcionado para OEMs primeiro dessa vez.

Falta saber se isso também pode acontecer com o Kaveri, o que seria uma boa notícia. (?)

Pelo que entendi, as APUs novas manterão compatibilidade com o Socket antigo (e consequentemente com memórias DDR3) e terão um Socket novo com suporte ao DDR4. Parece com o Phenom II nesse ponto (que podia usar DDR2 em Socket antigo e DDR3 em Socket novo).

Pois é.

Link para o comentário
Compartilhar em outros sites

Pelo que entendi, as APUs novas manterão compatibilidade com o Socket antigo (e consequentemente com memórias DDR3) e terão um Socket novo com suporte ao DDR4. Parece com o Phenom II nesse ponto (que podia usar DDR2 em Socket antigo e DDR3 em Socket novo).

Será que as placas FM2,com chipset A75 suportarão o kaveri,ou só as com o chip A85?

Link para o comentário
Compartilhar em outros sites

Até isso chegar nos processadores da AMD já será 2016 ou 2017. Sério mesmo!

Link para o comentário
Compartilhar em outros sites

só compilar usando comandos flags -O2 ou -O3 e o resto nem sempre dá um ganho de performance, acho que o Eduardo já até falou sobre isso, e tb um superpi recompilado em SSE2/3 dava algum ganho em processador intel e nada nos amd.

precisa ajustar no código manualmente, procedimentos automáticos não dão grande resultado ou é menor do que feito no braço, o problema é que sai mais caro nesse ultimo porque exige profissional qualificado

Link para o comentário
Compartilhar em outros sites

só compilar usando comandos flags -O2 ou -O3 e o resto nem sempre dá um ganho de performance, acho que o Eduardo já até falou sobre isso, e tb um superpi recompilado em SSE2/3 dava algum ganho em processador intel e nada nos amd.

precisa ajustar no código manualmente, procedimentos automáticos não dão grande resultado ou é menor do que feito no braço, o problema é que sai mais caro nesse ultimo porque exige profissional qualificado

Pelo que entendi ele usou um compilador atualizado e mexeu numas flags. Mas a ideia não é mostrar "AH-HA! VIU? VIIIUUUU??! Damn you Intel!!!!1!1!11!um!i1" mas sim mostrar que há sim um fundo de verdade, que o compilador interfere (o que salvo engano é um processo automatico).

Link para o comentário
Compartilhar em outros sites

Pelo que entendi ele usou um compilador atualizado e mexeu numas flags. Mas a ideia não é mostrar "AH-HA! VIU? VIIIUUUU??! Damn you Intel!!!!1!1!11!um!i1" mas sim mostrar que há sim um fundo de verdade, que o compilador interfere (o que salvo engano é um processo automatico).

com certeza interfere, mas como falei, é melhor trabalhar no código para introduzir a instrução e não compilar, porque ao forçar as flags o compilador tenta usar a instrução pedida (SSE) no lugar da instrução x86 padrão, quando for possível. Mas essas intruções novas só dão ganhos bons quando o programador trabalha no código ou quando o código é feito pensado em ser compilado para flags (se nao me engano, alguns kerneis do linux feitos para isso permitem recompilar para determinado processador)

o problema é que por flags pode-se também ganhar instabilidade e outros problemas

edit

para ter ideia de como a coisa pode ser influenciada, podemos pegar esse teste

http://hardware-review24.com/Cpu/27/35.png

e indagar, como um fx8350 alcançou um i7 3770K ??

Link para o comentário
Compartilhar em outros sites

com certeza interfere, mas como falei, é melhor trabalhar no código para introduzir a instrução e não compilar, porque ao forçar as flags o compilador tenta usar a instrução pedida (SSE) no lugar da instrução x86 padrão, quando for possível. Mas essas intruções novas só dão ganhos bons quando o programador trabalha no código ou quando o código é feito pensado em ser compilado para flags (se nao me engano, alguns kerneis do linux feitos para isso permitem recompilar para determinado processador)

o problema é que por flags pode-se também ganhar instabilidade e outros problemas

edit

para ter ideia de como a coisa pode ser influenciada, podemos pegar esse teste

http://hardware-review24.com/Cpu/27/35.png

e indagar, como um fx8350 alcançou um i7 3770K ??

Pois é, vocês sabem bem mais disso que eu. ^_^

Por sinal, já que tocamos nesse assunto leeevemente off-topic, vai uma coisa que achei:

A ONG Multicore Association liberou um manual de práticas de programação com múltiplos núcleos, gratuito.

http://www.multicore-association.org/ << Aqui

The Multicore Programming Practices Guide has been authored by nearly a dozen industry and academic experts including representatives from Wind River Systems, Intel, CriticalBlue and Mentor Graphics. The guide outlines how to migrate applications to multicore platforms and shares techniques that help reduce development costs. It outlines an evolutionary approach from the traditional use of serial high-level C/C++ and includes best practices for writing multicore-ready software using C/C++ without extensions, ensuring that the application can be more easily compiled across a range of multicore processor platforms.

"While the industry continues to make important long-term research into new programming languages and methodologies, the MPP guide tackles how existing embedded C/C++ code may be written to be ‘multicore ready’ today," said Multicore Association president Markus Levy, in a statement.

The guide is the result of four years work by a working group set up by the Multicore Association under co-chairs David Stewart, CEO of CriticalBlue, and Robert Oshana, engineering manager at Freescale Semiconductor.

http://www.eetimes.com/design/microcontroller-mcu/4406970/Multicore-software-writers-get-free-guide

Link para o comentário
Compartilhar em outros sites

Onde o Temash se enquadra? A AMD atira pata todo lado, agora com hibrido tablet + PC:

http://www.techpowerup.com/180431/AMD-Aims-to-Meet-Higher-Expectations-for-Tablet-and-Hybrid-PC.html

Essa de a AMD atirar para todo lado está dando resultados além do WiiU, está com a SOny no PS4. Acredito que a empresa só tem a crescer, quem viu o Fusion nos projetos iniciais, pelo menos eu, não acreditaria que ele iria tão longe.

Link para o comentário
Compartilhar em outros sites

  • 2 semanas depois...

Arquivado

Este tópico foi arquivado e está fechado para novas respostas.

Sobre o Clube do Hardware

No ar desde 1996, o Clube do Hardware é uma das maiores, mais antigas e mais respeitadas comunidades sobre tecnologia do Brasil. Leia mais

Direitos autorais

Não permitimos a cópia ou reprodução do conteúdo do nosso site, fórum, newsletters e redes sociais, mesmo citando-se a fonte. Leia mais

×
×
  • Criar novo...

Ebook grátis: Aprenda a ler resistores e capacitores!

EBOOK GRÁTIS!

CLIQUE AQUI E BAIXE AGORA MESMO!