EduardoS

Os transistores são iguais aos que serão usados no Bulldozer, em 32nm SOI HKMG, o problema até o momento parece ser que a AMD ainda não se acertou com eles.

O problema naquele teste são os programas usados, quase só benchmark sintético que diz muito pouco sobre o desempenho real, em programas de verdade ele fica bem mais próximo dos outros dois. O multiplicador da FPU do Bobcat, por exemplo, tem só 40% do tamanho e consumo da FPU do K-8, claro que não tem o mesmo desempenho, ainda assim ele mostrou alguns bons resultados nos benchs sintéticos como no caso do SIMD int, provavelmente pela latência ser um ciclo ao invés de dois do K-8 e K-10, o Bobcat também deve ter buffers menores.

Apagaram o digito antes e depois do ponto, o tempo fica entre 10.029s e 19.929s

Enviar comandos. Hoje é totalmente unidirecional, a CPU comanda a GPU, na nova arquitetura a GPU poderá enviar comandos também, se comunicar com a GPU. Isso está longe de serem instruções executadas diretamente pelo hardware, os comandos para a GPU devem ser interpretados pelo driver de video que vai repassar para o software, aqueles circulos com alguns quadrados são as filas (Command Queue ou Command Buffer) onde os comandos esperam para serem processados. É mais um tipo de MPI do que uma executando instruções da outra... Na teoria isso reduz o tempo para passar uma tarefa para a GPU' date=' não precisa copiar os dados, assim tarefas que antes eram inviáveis passam a ser possíveis. Essa é a teoria. Talvez quarta...

Depende o que você entendeu da imagem?

Não: 1) O cache L2 não é compartilhado com a CPU. 2) Inclusivo ou não aqui não faz a menor diferença, não da para concluir se é uma coisa ou outra pelas informações liberadas até o momento. 3) Mesmo que algum nível do cache seja compartilhado ou que a memória seja compartilhada não é porque alguma parte desse nível seja compartilhada no chip que o outro lado precisa saber que isso existe. 4) Em casos normais a CPU vai acessar as instruções da GPU, para escreve-las mas não para executa-las (a CPU não entende essas instruções não pode executar), nesse caso essa infomações poderia estar tanto no cache de dados (e L2) da CPU quanto no cache de intruções da GPU, isso ocorre porque é a CPU que compila (e compila pouco antes da execução JIT) as aplicações que rodarão na GPU. 5) Na teoria a GPU também poderia ler as instruções da CPU (mas não executa-las ela não sabe o que essas instruções significam), isso não será muito comum porque não tem muita utilidade.

As "CUs" são a parte da GPU que executa instruções...

Não mas... Isso implica, e está completamente errado, não haverá instrções x86 na GPU e ela nem será capaz de executa-las, o que os caches de instrução das GPUs (que alias, já existem hoje) armazenarão são instruções da própria GPU que não são x86.

Não, a GPU não terá intruções x86-64 dentro dela. O que escreveram sobre a nova arquitetura é que o endereçamento de memória entre GPU e CPU será unificado, a GPU vê a memória da CPU e a CPU vê a memória da GPU.

GPUs sempre foram SMT. Não, nem de longe.

As AVX2 estão para as AVX assim como as SSE2 estão para as SSE. Mais alguma coisa? Ah sim, gather, permute, shifts variaveis e operações não destrutivas com GPRs Falando de outra forma, as AVX2 incluem algumas coisas que faltaram nas AVX, lembram daquele cara que falava o tempo todo de x264 e que AVX não ajudava porque operações com inteiros não tinham sido extendidas? Então, agora ajuda, as operações com inteiros foram extendidas. Permute é algo que a Apple já tinha com AltiVec e perdeu quando passou a usar processadores da Intel, ah a AMD adicionou ao Bulldozer antes da Intel também. Shifts variáveis é uma das coisas que faltavam para fazer tudo em vetores. Gather é outro coisa que faltava, bem mais importante que os shifts. E por fim, aquilo com GPRs é para reduzir o número total de instruções, um tipo de macro-fusion já no set de instruções que quase todo RISC já tinha. Não faz parte das AVX2 mas a Intel incluiu também as BMI, instruções para manipulação de bit que a AMD já havia anunciado e incluído algumas no Bulldozer com promessa de incluir as demais no Bulldozer2. Dúvidas?

Ta vendo pelo em ovo...

Já sei o porque do atrasao, a maldição do B2...

Os problemas de mudar a litografia dos chipsets são: 1) Já são muito baratos, não se ganha muito; 2) Tem IO demais, em certas partes não é realmente possível reduzir nada; 3) Ta cheio de propriedade intelectual de terceiros sem garantia nenhuma de que vai funcionar em novas litografias; 4) Existe um custo de migração e depois de testes nessa mudança. Se não me engano, a Intel também segura bastante a litografia dos chipsets.

Essa é a memória virtual do K-8, a física do K-10 acho que não chega a tanto. Tenho quase certeza que ampliaram o endereçamento físico recentemente...

Depende' date=' esse 1P é Westmare-EX? Acho que uns 512GB. Mas ninguém usa servidor 1P pra isso, módulos de alta densidade são caros, sai mais barato comprar um 2P ou mesmo 4P e usar módulos de memória normais. Que eu me lembre os K-8 eram capazes de endereçar 40 bits fisicamente e isso foi aumentado para 44 bits com o Barcelona, isso da respectivamente 1TB e 16TB, 128GB hoje é brincadeira. Depende do servidor e de quanta informação ele te da sobre o problema, algumas placas mães tem leds para indicar o pente defeituoso. 9 módulos por processador para as placas normais, 16 módulos com extensor de memória da Cisco. Sabe aquele da Samsung de 32GB? Então, são chips de 4Gb e 4 bits de banda, em cada "rank" precisa então 16 chips e esse módulo são 4 "ranks", depois mais 8 chips para ECC, total: 72 chips.

sirroman, você deveria ter escrito sobre o Brazos: "A AMD estuda servidores baseados no Bobcat" e sobre o Atom: "A Intel estuda usa-los em microservers". microserver não tem nada a ver com cloud que por sua vez não tem nada a ver com baixo volume, na verdade os servidores de "cloud" operam um grande volume de dados. A ideia do "cloud" para quem fornece é aproveitar ao máximo cada recurso, para quem contrata é só pagar pelo que usa. Cada cliente aluga pedaços do servidor por hora, isso atende tanto quem só quer ter um web-site quanto quem precisa de um super-cluster mas só usa ele duas horas por dia, enquanto um cliente não usa sobra mais recursos para outros. Pode acontecer de muitos clientes precisarem de muitos recursos ao mesmo tempo, isso é péssimo para o fornecedor, por isso servidores maiores são preferíveis, em um servidor que suporte 8 clientes a chances de 7 deles precisarem o máximo na mesma hora é maior que em um servidor que suporte 16 clientes 14 deles precisarem na mesma hora (se não acredita pode fazer as contas), esse é um grande inconveniente para o Atom, não da para colocar muitos clientes em cada servidor, mal da para cumprir o SLA com um cliente, se tiver dois no servidor e os dois botarem pra quebrar ferrou. Servidores grandes também diminuem o número total de servidores e a necessidade de banda de rede, switchs são mais caros que Atoms. Ah, os "microservers" que citei antes são servidores para micro-empresas que ficam no local e não nas nuvens, o que muitos hoje usam um desktop qualquer para o trabalho. http://h10010.www1.hp.com/wwpc/us/en/sm/WF05a/15351-15351-4237916-4237918-4237917-4248009.html Ah propósito, sobre a pesquisa da AMD sobre cloud, li o original, os números postados no tópico foram distorcidos, não sei quem distorceu mas enfim, esquecem eles, não foram os números obtidos pela AMD.

A Intel tenta vender os Xeons e a AMD os Opterons, Atom e Brazos não são vantajosos nesse negócio.

Ou o processo de 22nm não está tão maduro assim... A terceira é a mais provável, em linha com o resto da indústria.

Não é zero, acho que zero só de importação, ai vem 2% de IPI, 7% de ICMS e mais uns trocados, enfim, é algo aceitável e não os 115% de imposto que alguns lojistas dizem existir para justificar o preço em reais.

E deixar a AMD assumir a posição de CPU mais rápida? Além do mais, Ivy ainda é ovo no c* da galinha...

Mas que cheiro de fake! Definitivamente não é o caso de processadores, esses chips são abençoados por uma tabela de tarifas quase justa, nem parece Brasil, mas essa tabela é válida apenas para pessoas jurídicas (importadores) que aproveitam a margem que o governo deixou livre de concorrência.

Dick, não sei quem processou quem, que me lembre o ponto de discórdia era a interpretação do acordo, uma dizia que só valia para processadores 16 bits e a outra dizendo que valia para todos, ou era algo assim, não vejo muito motivo para a AMD ter processado por a Intel não repassar alguma coisa, eles conseguiriam "ilegalmente" muito mais rápido do que pela justiça, e mais importante, conseguiriam a tempo, o contrato protegeria eles caso tivessem obtido por meios alternativos.

Válida só até o 286 e, que eu saiba, só para a AMD, a AMD conseguiu na justiça prorrogar isso para o 386 e 486 e incluia tudo, todo o projeto do processador era licensiado, era igual. Depois a AMD teve que se esforçar com o K-5, não podia mais simplesmente usar o projeto da Intel. Os outros vários fabricantes que se aventuraram a produzir CPUs compatíveis fizeram por conta própria, sem nenhum contato com a Intel, a Intel processou todos e perdeu todos os processos, ninguém nunca teve que para de fabricar CPUs x86 por causa da Intel. É uma extensão.