Tudo o que você precisa saber sobre as temporizações das memórias RAM

@Japz não. Ambas terão a mesma velocidade máxima teórica (largura de banda). A com menor latência começará a entregar os dados antes. É mais ou menos como comparar dois carros a 100 km/h, mas um saiu antes do outro. O que saiu antes chegará primeiro, mesmo ambos tendo a mesma velocidade.

Excelente artigo, parabéns.

Excelente matéria como sempre. Parabéns!

@Walpurgis Knight Cada módulo de memória tem uma "tabelinha" de frequencias e temporizações. Então uma memória de 1600 MHz e CL10 pode ser que rode a 1333 MHz com CL9. O CL não é fixo para todas as frequências. O CL divulgado é para a frequência rotulada do módulo. Foi isso que o @Japz tentou explicar acima. Espero ter esclarecido.

Só exemplificando o que foi dito acima, eu tenho memórias 1866MHz CL10 que estão rodando em 1333Mhz CL8.

1 hora atrás, ferreguetti disse:

 Olá Gabriel, estou impressionado com a qualidade e a profundidade que você fez este artigo, trabalho com computadores a muitos anos mas esta explicação foi sem dúvida a melhor que já li! Mas tenho uma pergunta, já que você é o portador de um conhecimento vasto em memorias, neste artigo, gostaria de saber o seguinte, temos clocks maiores e timings menores, eu li a muito tempo atrás que deveríamos nos atentar com o aumento do clock e o atraso causado pelos timings da memória, pois pode valer mais a pena ter uma memoria com clock baixo mas timings rapidos. Qual seria uma equação ou uma formula para que eu possa achar o ponto de equilíbrio entre os dois aspectos, se aplicar mesmo este conhecimento!

Se me permite a intromissão, a resposta é: depende.

Tem arquiteturas e aplicações que se beneficiam de clocks maiores, outros que se beneficiam de latências mais baixas, e outros que não ligam pra isso.

Tem que ver caso a caso..

Por exemplo, programas de compactação e descompactação de arquivos usam as memórias com grande intensidade e avidez, já jogos não costumam ter tanta influencia no desempenho por causa disso.

@ferreguetti Obrigado pelos elogios. O Evandro respondeu aí acima a parte prática da coisa. Expandindo o que o Evandro falou, o Rafael Coelho já fez alguns testes sobre o assunto:

Disto isto, a parte teórica que você pergunta é simples.

A latência é medida em pulsos de clock. O período de cada pulso de clock é o inverso da frequência usada, pela fórmula:

T = 1/f

Assim, basta multiplicar o período pelo número de pulsos de clock (ex: CL=9, multiplicar o valor por nove) para ter o valor do atraso.

Agora, respondendo exatamente ao que você pergunta, você poderia pegar este valor do atraso e invertê-lo (f  = 1/T) para obter o clock equivalente, isto é, para ver a que clock o atraso equivale. Seguindo esta linha de pensamento, a memória na verdade, por conta do atraso, teria um desempenho equivalente a uma memória rodando a este clock. Porém esta linha de raciocínio está errada. Pois a latência só existe para o acesso ao primeiro dado da primeira linha da memória (internamente a memória organiza suas células em linhas e colunas). O acesso aos demais dados sequenciais, armazenados na mesma linha, é feito imediatamente, sem latência (ou melhor, latência de apenas um pulso de clock). Então esta coisa de atraso causado pela latência é relativa: só há atraso no acesso ao primeiro dado de uma linha, os demais dados sequenciais na mesma linha são entregues sem atraso.

Bem, não sei se consegui explicar, e para um entendimento mais aprofundado recomendo ler o meu livro...  (Ele está esgotado no momento mas será re-editado em maio)

Abraços!

@Gabriel Torres esse tempo de atraso é o "tempo de resposta" de uma memória?

Porque eu não consigo entender como uma memória dobra o clock e dobra a latência junto (onde ambas fariam as operações no mesmo tempo, no final das contas) e é mais rápida.

@Evandro Isso, latência, atraso, tempo de acesso e tempo de resposta são sinônimos. Como eu expliquei, o tempo de atraso só entra em ação na leitura do primeiro dado da linha, acessos subsequentes não têm atraso, então mesmo aumentando a latência, o aumento de clock acaba sendo mais importante e daí o maior desempenho.

@danilo diego de menezes Não, é PC de Personal Computer mesmo.

Galera, deixa ver se entendi bem isso do timing do CAS. Imagine uma ddr4 3200, com burst de 8, por ser ddr, leva 4 ciclos e um CAS de 10, por exemplo. O clock real é de 1600. Com um CAS de 6,25ns. Então a cada burst eu tenho um acesso de 6,25ns. Com 1600, vou ter 400 leituras de burst, isso multiplicado por 6,25 da 2,5x10^-6s. Então essa memória iria transferir 25600mb em 1,0000025s.

Entendi corretamente? 

@f. tenorio Sua lógica está incorreta. A latência é tempo que demora entre o processador pedir para ler ou gravar o dado e a memória efetivamente iniciar esta leitura ou gravação. Não é a taxa de transferência.

@Gabriel Torres, mas essa é minha dúvida, um processador pede para ler ou gravar um dado, geralmente de 64 bits ou 8 bytes. A CAS será o tempo que a memória irá iniciar essa leitura ou gravação, porém temos o burst, que tanto na ddr3 como na ddr4 possuem um tamanho de 8, ocupando 4 ciclos. Então, no momento que o processador solicita um dado da memória, para escrita ou gravação, teremos uma latência até o dado ficar disponível e depois um burst de 4 ciclos de clock, por ser DDR. Assim, supondo um cas de 10 ciclos, teríamos 10-1-1-1, em que o primeiro dado de 8 bytes demoraria 10 ciclos e os 3 outros bytes demorariam 1 ciclo cada. Não seria isso? Então onde está a diferença para a taxa de transferência? não entendi bem.

@f. tenorio Já explicado na minha mensagem anterior (post #19). Sua lógica está incorreta. A temporização diz respeito a quando os dados ficarão disponíveis (medida em pulsos de clock) não a taxa de transferência que a memória transferirá esses dados (medida em bytes por segundo).

Então @Gabriel Torres, mas não estou falando da taxa de transferência, mas sim do burst, que é de 8 nas ddr4, levando 4 ciclos. Então uma memória ddr4 com CAS de 18 levaria 18 ciclos para iniciar esse burst, não é isso?

@f. tenorio Talvez eu tenha interpretado a sua colocação de maneira equivocada, você colocou muitos números ali e devo ter me confundido. Mas é isso, uma memória com um CL de 18 demorará 18 pulsos de clock para entregar o primeiro dado, mas entragará os dados seguintes que estejam armazenados em endereço sequencial dentro de uma mesma linha a apenas 1 pulso a mais. Note que se o segundo dado estiver em outro local da memória (endereço não sequencial e/ou presente em outra linha), o CL voltará a ser 18.

aah, então é isso mesmo @Gabriel Torres, como as DDR3 e DDR3 usam um burst (rajada), de 8, ela demorará 18 ciclos para entregar o primeiro dado e mais 4 ciclos para os 8 bits restantes, já que é uma DDR. Obrigado pelos esclarecimentos. Ah! uma sugestão de artigo: Como funcionam as DDR4, pois são complicadas de entender. Uma DDR3 tem uma pré-busca de 8n, já que internamente ela trabalha a 100-266mhz, então essa pré-busca de 8 bits é feita em paralelo e multiplexada (paralelo/serial), quadruplicando a velocidade (por exemplo, internamente a 100mhz, o bus de e/s vai para 400), como é uma DDR3, temos 1 bit na subida e outro na descida do clock, gerando um clock efetivo de 800mhz. Porém, nas DDR4 elas usam o conceito de grupos de bancos, com duas pré-buscas de 8n em paralelo e multiplexando essa saída para um burst de 8 mais rápido. Ai está a complicação em entender seu funcionamento.

@f. tenorio Valeu, o problema é que realmente são complicadas e os textos mais técnicos são escritos em aramaico avançado... (tradução: engenheiro explicando assumindo que você já saiba o funcionamento, é complicado!)

Kkkķkkk, é verdade @Gabriel Torres, fui buscar informações sobre a ddr4, até em texto chinês e no datasheet de memórias micron e as explicações não batem, é uma loucura.