Intel Haswell

EduardoS · 26 de janeiro de 2013

Jonny, o consumo dinâmico de um chip (que é quase 100% do consumo dele, então vou ignorar o resto) é proporcional a frequência e ao quadrado da tensão, para aumentar a frequência temos que aumentar a tensão, no exemplo citei 25% mais tensão para 25% mais frequência e isso no fim da os 95% mais consumo, simplificando:

consumo = k * frequência * voltagem²

jonny_br · 26 de janeiro de 2013

Entendido... Valeu!!!

sirroman · 26 de janeiro de 2013

Jonny, o consumo dinâmico de um chip (que é quase 100% do consumo dele, então vou ignorar o resto) é proporcional a frequência e ao quadrado da tensão, para aumentar a frequência temos que aumentar a tensão, no exemplo citei 25% mais tensão para 25% mais frequência e isso no fim da os 95% mais consumo, simplificando:
consumo = k * frequência * voltagem²

Como a gente já discutia lá na época do lançamento dos respectivos... eis a regra que matou o Llano, o BDZ... Precisaram de uma tensão muito alta para o que entregaram.Principalmente no Llano acho, onde ficou bem mais claro o problema por usar uma arquitetura já conhecida.

Gostei muito desse seu post Edu, porque n tinha um local onde ela estava bonitinha, fácil de localizar e referenciar. Agora tem. o/

EduardoS · 26 de janeiro de 2013

sirroman, cuidado ao misturar arquiteturas diferentes, processos de fabricação e todo o resto que eu escondi dentro do "k" da formula, tanto no caso do Llano como do Bulldozer o clock abaixo do esperado não foi por causa do consumo.

sirroman · 27 de janeiro de 2013

sirroman, cuidado ao misturar arquiteturas diferentes, processos de fabricação e todo o resto que eu escondi dentro do "k" da formula, tanto no caso do Llano como do Bulldozer o clock abaixo do esperado não foi por causa do consumo.

sim, sim, sim. Não quis ser tão generalista nem pôr a culpa em cima do processo de fabricação. Podemos até entender que jogaram a tensão lá para cima para suprir as deficiências das microarquiteturas.

O que eu quis dizer é que como o BDZ não alcançou o clock desejado (seja por questões de processo como por questões de design mesmo) e só conseguiu ter bons resultados de over com voltagens maiores (e consumo fora de controle), se tivesse alcançado o mesmo clock com tensão menor e (muito provavelmente) clocks maiores com a tensão de lançamento, o resultado seria consideravelmente diferente.

E no Llano eu falo com a certeza de quem se lembra dos debates: a gente bateu muito na tecla da tensão.

EduardoS · 27 de janeiro de 2013

sim, sim, sim. Não quis ser tão generalista nem pôr a culpa em cima do processo de fabricação. Podemos até entender que jogaram a tensão lá para cima para suprir as deficiências das microarquiteturas.

Não foi isso o que eu disse...

O que eu quis dizer é que como o BDZ não alcançou o clock desejado (seja por questões de processo como por questões de design mesmo) e só conseguiu ter bons resultados de over com voltagens maiores (e consumo fora de controle), se tivesse alcançado o mesmo clock com tensão menor e (muito provavelmente) clocks maiores com a tensão de lançamento, o resultado seria consideravelmente diferente.
E no Llano eu falo com a certeza de quem se lembra dos debates: a gente bateu muito na tecla da tensão.

Essa é a parte que não da para misturar...

Em um processo X qualquer a tensão máxima aceitável pode ser 1,5V, em um outro processo Y a tensão máxima aceitável pode ser, digamos, 1,2V, isso não quer que um chip no processo X va consumir mais que um no processo Y ou que vai atingir um clock maior ou densidade, etc, são parâmetros de cada processo, é difícil fazer uma comparação misturando esses parâmetros.

No portfolio da TSMC tem um caso assim onde o processo low power precisa de uma tensão um pouco maior mas atinge um clock menor e consome bem menos.

Zeca Pagodinho · 27 de janeiro de 2013

Essa é a parte que não da para misturar...

Em um processo X qualquer a tensão máxima aceitável pode ser 1,5V, em um outro processo Y a tensão máxima aceitável pode ser, digamos, 1,2V, isso não quer que um chip no processo X va consumir mais que um no processo Y ou que vai atingir um clock maior ou densidade, etc, são parâmetros de cada processo, é difícil fazer uma comparação misturando esses parâmetros.

No portfolio da TSMC tem um caso assim onde o processo low power precisa de uma tensão um pouco maior mas atinge um clock menor e consome bem menos.

Tenho acompanhado, mais para me manter atualizado do que vem rolando nesse meio. Pelo que tenho visto, a criação de um chip é algo como "o estado da arte". Todo o processo de criação é único, reúne conhecimentos específicos e que se forem bem reunidos geram um bom produto. Mas no final das contas, sempre vamos ter 2 pontos essenciais para um bom produto:

1) Projeto do chip;

2) Processo de fabricação.

Detalhes de tensão, consumo, frequência, são dependentes desses dois pontos básicos. E me parece que o projeto também tem relação com o processo de fabricação... mas não dá para saber como um projeto vai funcionar num determinado processo sem tê-lo testado na prática, é uma questão de estimativa com um intervalo de confiança mais ou menos longo (sistema de múltiplas variáveis, muitas delas de difícil estimativa ou pouco controle).

sirroman · 27 de janeiro de 2013

Não foi isso o que eu disse...
Essa é a parte que não da para misturar...

Em um processo X qualquer a tensão máxima aceitável pode ser 1,5V, em um outro processo Y a tensão máxima aceitável pode ser, digamos, 1,2V, isso não quer que um chip no processo X va consumir mais que um no processo Y ou que vai atingir um clock maior ou densidade, etc, são parâmetros de cada processo, é difícil fazer uma comparação misturando esses parâmetros.

No portfolio da TSMC tem um caso assim onde o processo low power precisa de uma tensão um pouco maior mas atinge um clock menor e consome bem menos.

Ok, um último post só para deixar claro o meu ponto.

Teorizei um BDZ/LLano em que tudo seria igual, mesmo processo, mesmo tudo, menos a tensão. Isso não existe, eu sei. Mas a suposição é válida nem que seja para provar o ponto de que essa regra é relevante.

O caso que você trouxe da TSMC mostra como várias combinações dos parâmetros podem ser utilizadas para chegar ao mesmo resultado. A tensão tem uma grande influência, não desaparece magicamente, mas também não é o único parâmetro. Sim, é interessante, mas é um caso específico que requer um design próprio para tal.

Tudo o que eu apontei foi que, como foi levantado aqui na época, há uma chance razoável de que o clock do BDZ foi determinado por uma questão de TDP, pois ele aguenta clocks maiores, mas precisa de tensão maior. O seu clock-alvo era maior, isso todo mundo sabe e você mesmo trouxe várias vezes, mas como para conseguir o tal clock-alvo consistentemente precisava de uma tensão maior e isso estourava a TDP, não foi possível.

Não estou chamando ninguém (AMD, GF) de incompetente (certamente o BDZ e o Llano sairam da melhor forma possível), nem querendo mudar as regras que regem a física. Só estava dizendo que:

1) se você dar undervolt em um BDZ ele vai consumir menos energia. (Isso é fato)

2) se mesmo com o undervolt o clock permanecesse o mesmo, a situação dele seria bem melhor no que tange ao TDP. (Isso é hipotético)

3) se 1 e 2 acontecessem, talvez fosse possível aumentar a tensão e aumentar o clock, alcançando o clock-alvo, a situação dele na performance seria também muito melhor. (isso é hipotético, mas pode ser inferido do que acontece com qualquer outro produto no mercado)

Tudo pura e exclusivamente para apontar a importância dessa regra: "consumo = k * frequência * tensão²"

EduardoS · 27 de janeiro de 2013

Tudo o que eu apontei foi que, como foi levantado aqui na época, há uma chance razoável de que o clock do BDZ foi determinado por uma questão de TDP, pois ele aguenta clocks maiores, mas precisa de tensão maior. O seu clock-alvo era maior, isso todo mundo sabe e você mesmo trouxe várias vezes, mas como para conseguir o tal clock-alvo consistentemente precisava de uma tensão maior e isso estourava a TDP, não foi possível.

O que limita o clock (ao menos no turbo) tanto do Bulldozer quanto do Llano não é a TDP e, o clock atingido no turbo é com 1,4V, essa parece ser a tensão máxima que o processo 32nm SOI da GF aguenta sem danos ou leakage em excesso, o que limita o clock desses dois processadores é o tempo que os transistores nesse processo com essa tensão demoram para mudar de estado, resumindo, o clock não é mais alto porque os transistores são lentos demais.

2) se mesmo com o undervolt o clock permanecesse o mesmo, a situação dele seria bem melhor no que tange ao TDP. (Isso é hipotético)

Agora que a AMD também entrou no mundo da tensão e frequência variável vamos redefinir o termo "TDP".

Se todos os núcleos funcionassem ao mesmo tempo com 1.4V e no maior clock que atingissem o consumo excederia a TDP, por isso nessas condições é usada uma tensão menor e clocks menores (efeito colateral), com apenas um núcleo (ou um módulo) funcionando no máximo que ele consegue ainda sobra TDP, pode olhar o exemplo do FX-8350 e FX-8300, no turbo os dois vão até os 4.2GHz em 1.4V, mas como os dois tem limites de TDP diferentes com os oito núcleos o FX-8300 tem que se limitar a clocks menores.

O problema de performance da AMD não é com multi-threading, mesmo o FX-8300 não faz feio nesse ponto, o problema é com single-thread onde a AMD não consegue romper a barreira dos 4.2GHz.

E se for falar em performance por watt de desktops... Undervolt/underclock vai "magicamente" aumentar a performance por watt, os 4.0GHz de clock base no FX-8350 com tensão quase no limite foram escolhidos porque sobrava watt nos 125W que a AMD definiu, não é uma boa marca para alguém procurando performance por watt.

sirroman · 28 de janeiro de 2013

O que limita o clock (ao menos no turbo) tanto do Bulldozer quanto do Llano não é a TDP e, o clock atingido no turbo é com 1,4V, essa parece ser a tensão máxima que o processo 32nm SOI da GF aguenta sem danos ou leakage em excesso, o que limita o clock desses dois processadores é o tempo que os transistores nesse processo com essa tensão demoram para mudar de estado, resumindo, o clock não é mais alto porque os transistores são lentos demais.

Nesse caso o BDZ não teria muita margem para overclock, não? Mas os resultados de competições parecem indicar o contrário.

O resto do post não tem como não concordar.

aziebert · 28 de janeiro de 2013

Sirroman, marquei a parte importante em vermelho:

O que limita o clock (ao menos no turbo) tanto do Bulldozer quanto do Llano não é a TDP e, o clock atingido no turbo é com 1,4V, essa parece ser a tensão máxima que o processo 32nm SOI da GF aguenta sem danos ou leakage em excesso, o que limita o clock desses dois processadores é o tempo que os transistores nesse processo com essa tensão demoram para mudar de estado, resumindo, o clock não é mais alto porque os transistores são lentos demais.

EduardoS · 28 de janeiro de 2013

Nesse caso o BDZ não teria muita margem para overclock, não? Mas os resultados de competições parecem indicar o contrário.

Sempre a questão do overclock...

Existem alguns motivos para os overclockers irem mais longe:

1) O controle de qualidade da AMD é mais rigoroso... Se o overclock passou no 3DMark, Preime95 ou qualquer outro programa de benchmark usado por alguns minutos ou algumas horas, ótimo, é válida para a competição, mas não para a AMD, para a AMD o processador precisa funcionar com TODOS os programas, as vezes o overclock pode causar falhas estranhas mesmo em programas pouco exigentes mas que por causa de uma sequência de código em particular, aconteceu.

2) O aumento de temperatura torna os transistores piores, Com coolers grandões da para fazer overclock e ainda ssim deixar a temperatura nos 40º, mas não é esse cooler que a AMD recomenda e ela diz que o processador dela funciona mesmo a 70º, então ele precisa funcionar a 70º quando os transistores não estarão operando tão bem.

3) Longevidade, a AMD da garantia de 3 anos, não é? Então o processador precisa durar três anos mesmo que o usuário use ele 24h por dia e a 70º e, ao menos até um dia antes do final desse período, precisa continuar funcionando como se fosse novo.

4) Ao contrário do overclocker, a AMD não pode contar com a sorte, já ouviu falar de MTTF ou MTBF? Pois é, mesmo em um chip 100% funcional as vezes acontecem falhas, seja por raios cósmicos, seja por impurezes no silício ou por pequenas deformações durante a litografia não da apra fazer um chip livre de falhas, o overclock aumenta a probabilidade das falhas ocorrem, em geral chips são testados para garantir ao menos 1 milhão de horas em média para uma falha, bem, talvez você compre um chip que falhe em 3 horas, talvez passe os 3 anos de garantia sem falhar, 1 milhão de horas é a média, o que significa que a maior parte dos chips não vão apresentar falha durante os 3 anos de garantia, o overclock vai auemntar a probabilidade de falhas, ao invés de 1 milhão e horas digamos que a média caia para 100 horas, nesse caso existe uma grande chance de rodar Prime95 por 8 horas por exemplo sem falha nenhuma, nesse caso o ovrclockers sorte, para a AMD não serve.

Por fim, a AMD não está em posição de limitar o clock de seus processadores só de sacanagem, se eles limitaram a 4.2GHz é porque eles tem um bom motivo para isso.

sirroman · 28 de janeiro de 2013

Eu nunca disse que a AMD reduz clock de sacanagem, tão botando palavras na minha boca.

---

1. EduardoS disse que o BDZ já varia próximo da tensão limite do processo, que acima disso ocorrem danos e leakage em excesso. Isso é óbvio.

2. EduardoS diz que os chips estão no máximo clock possível nas condições de design/processo do chip. Isso é óbvio.

3. EduardoS diz que os overclockers superam as especificações, o que, como mencionado acima, causa riscos/danos que não faz com que o chip passe pelo controle de qualidade. Isso é óbvio.

Eu digo que:

1. Um eventual e hipotético BDZ que conseguisse alcançar o mesmo clock com voltagens menores (digamos, mediante alguma mudança do design) seria melhor, e

2. possivelmente conseguiria clocks maiores com um novo aumento de tensão.

3. Esse aumento de clock poderia suprir parte das deficiências na performance, tornando o produto final melhor.

Sinceramente não vejo como são incompatíveis.

Eu ainda não consegui captar o que o EduardoS quer dizer trazendo multi-threading, tensão e frequência variáveis e processos da TSMC na conversa. Vamos ser claros: você quer dizer que esse hipotético BDZ precisaria de mudanças tamanhas que provavelmente fariam com que o chip não alcançasse clocks maiores, como o BDZ de fato? Ou outra coisa?

Desculpa ai se eu sou tão ignorante assim, mas se não for isso, eu desisto. Não sei qual é o ponto que você quer provar, pois de todo mundo daqui do tópico eu provavelmente sou o que mais está concordando com o que você esta dizendo, mas depois disso tudo ainda não me está claro o ponto em que você quer chegar, Edu.

EduardoS · 28 de janeiro de 2013

1. Um eventual e hipotético BDZ que conseguisse alcançar o mesmo clock com voltagens menores (digamos, mediante alguma mudança do design) seria melhor, e

2. possivelmente conseguiria clocks maiores com um novo aumento de tensão.

3. Esse aumento de clock poderia suprir parte das deficiências na performance, tornando o produto final melhor.

Sinceramente não vejo como são incompatíveis.

Hã... Desculpe, agora entendi o que você quis dizer...

você quer dizer que esse hipotético BDZ precisaria de mudanças tamanhas que provavelmente fariam com que o chip não alcançasse clocks maiores, como o BDZ de fato? Ou outra coisa?

Na verdade nem imaginei que você estivesse se referindo a esse tipo de mudança.

E sim, esse tipo de mudança é bem complicado, esse o tempo de cada estagio do pipeline, foi um dos parâmetros definidos logo no início do projeto e para mudar só fazendo outro.

sirroman · 29 de janeiro de 2013

Hã... Desculpe, agora entendi o que você quis dizer...
Na verdade nem imaginei que você estivesse se referindo a esse tipo de mudança.

E sim, esse tipo de mudança é bem complicado, esse o tempo de cada estagio do pipeline, foi um dos parâmetros definidos logo no início do projeto e para mudar só fazendo outro.

'Contece.

edurc · 3 de março de 2013

Interessante é que as notícias a respeito do Haswell cessaram ultimamente.

Pistigrilo · 4 de março de 2013

Interessante é que as notícias a respeito do Haswell cessaram ultimamente.

Notícias sobre o Haswell sempre foram minguadas... Mas agora a controvérsia está sobre a data de lançamento. Detalhes da arquitetura já foram revelados, desde o IGP mais forte, como também circuito regulador de tensão integrado ao processador e outras firulas. Acredito que o bicho surja no mercado internacional no final do ano, chegando ao Brasil possivelmente no início do ano que vem ou finalzinho desse ano. É aguardar para ver.

Evandro · 4 de março de 2013

A previsão atual é Junho, Pistigrilo, fim do ano são os Ivy-E ou quem sabe, Haswell-E, pra soquete 2011.

edurc · 4 de março de 2013

http://www.techpowerup.com/180906/Intel-Haswell-Platform-Faces-USB-3.0-Issue-Report.html

E agora um bug no USB 3.0 integrado na plataforma.

Quando o PC sai do modo sleep com algum dispositivo USB 3.0 conectado na porta.

johannesrs · 4 de março de 2013

***, vão demorar até o fim do ano pra lançar os ivy-e? pôxa, tava de olho neles como possibilidade (não é como se desse pra ficar comprando cpu soquete 2011 "barata" pra "ficar usando e trocar depois"...)

EduardoS · 4 de março de 2013

Com o Haswell na porta Ivy-E não é la muito interessante...

E não acho que o Haswell-E va demorar já que o mercado mais ansioso pelo Haswell não é de usuários domésticos.

johannesrs · 4 de março de 2013

Sendo ele soquete 2011 e compatível com os chipsets atuais, sem problema: tanto faz se for Ivy-E ou Haswell-E, o que me dói é que a compra será efetuada no meio do ano... Lançamento no fim do ano aí que me quebra...

jonny_br · 4 de março de 2013

http://www.techpowerup.com/180906/Intel-Haswell-Platform-Faces-USB-3.0-Issue-Report.html
E agora um bug no USB 3.0 integrado na plataforma.

Quando o PC sai do modo sleep com algum dispositivo USB 3.0 conectado na porta.

O problema maior é a Intel achar que o problema não causa transtornos e quer enviar nas ná...... do OEM.

Imagine o leptop despertar do S3 no meio de uma palestra e "apagar o Slide demo", Oh, calma, calma, Intel disse que é só reiniciar o aplicativo que resolve.

sirroman · 4 de março de 2013

Sendo ele soquete 2011 e compatível com os chipsets atuais, sem problema: tanto faz se for Ivy-E ou Haswell-E, o que me dói é que a compra será efetuada no meio do ano... Lançamento no fim do ano aí que me quebra...

Guarda dinheiro agora, gasta depois.

Pronto, resolvi seu problema.